剖析verilog2005的騷操作之對數(shù)函數(shù)
小技巧分享:
verilog下取對數(shù)其實可用$clog2這個系統(tǒng)函數(shù)，和自己找代碼里面寫入function是同樣的效果，但是方便的多。這是verilog 2005就開始支持的標(biāo)準(zhǔn)，所以vivado也是支持的，我試了2017.4及以后的版本都可以支持，放心用。
***友情提示：所有支持verilog2005標(biāo)準(zhǔn)的編譯器都可以用這個函數(shù)，所以使用之前確定編譯器是否支持這個標(biāo)準(zhǔn)，還有考慮好后期可移植性的影響
這個是可編譯的函數(shù)大家可以把她當(dāng)做宏定義函數(shù)一樣看待。這操作好玩嗎？好玩就趕緊升級編譯器吧，新標(biāo)準(zhǔn)總是有很多的改進(jìn)，如果想了解一些更有意思的東西歡迎關(guān)注我，我是最騷的FPGAer。
這里附上常用的自定義log2函數(shù)，供大家白嫖。圖片不清晰盡請擔(dān)待。
編輯：jq
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1645文章
22050瀏覽量
618619 -
函數(shù)
+關(guān)注
關(guān)注
3文章
4381瀏覽量
64907 -
代碼
+關(guān)注
關(guān)注
30文章
4900瀏覽量
70758 -
編譯
+關(guān)注
關(guān)注
0文章
679瀏覽量
34007
原文標(biāo)題：verilog2005的騷操作之對數(shù)函數(shù)
文章出處：【微信號：HaveFunFPGA，微信公眾號：玩兒轉(zhuǎn)FPGA】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
迅為RK3568驅(qū)動指南GPIO子系統(tǒng) GPIO操作函數(shù)實驗
迅為電子RK3568開發(fā)板驅(qū)動指南GPIO子系統(tǒng) GPIO操作函數(shù)實驗
verilog模塊的調(diào)用、任務(wù)和函數(shù)
在做模塊劃分時，通常會出現(xiàn)這種情形，某個大的模塊中包含了一個或多個功能子模塊，verilog是通過模塊調(diào)用或稱為模塊實例化的方式來實現(xiàn)這些子模塊與高層模塊的連接的.
FPGA Verilog HDL語法之編譯預(yù)處理
Verilog HDL語言和C語言一樣也提供了編譯預(yù)處理的功能?！熬幾g預(yù)處理”是Verilog HDL編譯系統(tǒng)的一個組成部分。Verilog HDL語言允許在程序中使用幾種特殊的命令(它們不是一般
Verilog中signed和$signed()的用法
嗎？其實不是的，因為有符號數(shù)和無符號數(shù)據(jù)的加法強(qiáng)結(jié)果和乘法器結(jié)構(gòu)是一樣的，signed的真正作用是決定如何對操作數(shù)擴(kuò)位的問題。 2、verilog中的加法和乘法操作前，會先對操作數(shù)據(jù)擴(kuò)
TSC2005EVM和TSC2005EVM-PDK用戶指南
電子發(fā)燒友網(wǎng)站提供《TSC2005EVM和TSC2005EVM-PDK用戶指南.pdf》資料免費(fèi)下載
發(fā)表于 12-19 15:45
?0次下載
Verilog 與 ASIC 設(shè)計的關(guān)系 Verilog 代碼優(yōu)化技巧
Verilog與ASIC設(shè)計的關(guān)系 Verilog作為一種硬件描述語言（HDL），在ASIC設(shè)計中扮演著至關(guān)重要的角色。ASIC（Application Specific Integrated
Verilog 測試平臺設(shè)計方法 Verilog FPGA開發(fā)指南
Verilog測試平臺設(shè)計方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié)，它用于驗證Verilog設(shè)計的正確性和性能。以下是一個詳細(xì)的Verilog測試平臺設(shè)計方法及
Verilog與VHDL的比較 Verilog HDL編程技巧
Verilog 與 VHDL 比較 1. 語法和風(fēng)格 Verilog ：Verilog 的語法更接近于 C 語言，對于有 C 語言背景的工程師來說，學(xué)習(xí)曲線較平緩。它支持結(jié)構(gòu)化編程，代碼更直觀，易于
使用Phase Lab2024A計算示蹤擴(kuò)散系數(shù)的操作步驟
計算示例為Fe-Mn二元系，選擇固定成分，繪制示蹤擴(kuò)散系數(shù)隨溫度的變化曲線，Mn元素為主變元素，這里取值0.2(摩爾分?jǐn)?shù))，F(xiàn)e為剩余元素，計算結(jié)果將通過溫度的倒數(shù)1000/T為橫坐標(biāo)，10為底的對數(shù)函數(shù)值為縱坐標(biāo)進(jìn)行曲線繪制。以下是操作的分解步驟和計算結(jié)果。 ①第一步
大對數(shù)網(wǎng)線有8對的嗎
大對數(shù)網(wǎng)線確實有8對的。大對數(shù)網(wǎng)線是一種用于大量數(shù)據(jù)傳輸?shù)耐ㄐ啪€纜，其內(nèi)部包含多對雙絞線，這些雙絞線以特定的方式排列和絞合，以提供最佳的傳輸性能和抗干擾能力。 在市場上，大對數(shù)網(wǎng)線的對數(shù)
SUMIF函數(shù)與SUMIFS函數(shù)的區(qū)別
SUMIF函數(shù)和SUMIFS函數(shù)都是Excel中用于條件求和的函數(shù)，它們可以幫助用戶根據(jù)特定的條件對數(shù)據(jù)進(jìn)行求和。盡管它們的基本功能相似，但在使用場景和功能上存在一些差異。以下是對這兩
SUMIF函數(shù)使用教程
SUMIF函數(shù)是Excel中非常實用的函數(shù)之一，能夠根據(jù)指定條件對數(shù)據(jù)進(jìn)行篩選和求和操作。以下是對SUMIF函數(shù)使用方法的詳細(xì)教程： 一、基
Verilog HDL的基礎(chǔ)知識
本文繼續(xù)介紹Verilog HDL基礎(chǔ)知識，重點(diǎn)介紹賦值語句、阻塞與非阻塞、循環(huán)語句、同步與異步、函數(shù)與任務(wù)語法知識。
RTOS中鉤子函數(shù)的用途及用法
在很多操作系統(tǒng)中，都存在這樣一類API函數(shù)接口：HOOK函數(shù)（也叫鉤子函數(shù)）。
工商網(wǎng)監(jiān)
評論