引 言

大家可能常常會遇到這種情況，產(chǎn)品完成了功能開發(fā)、功能驗證，但換個環(huán)境就不能工作了。還有的產(chǎn)品在實驗室可以正常工作，到了客戶的環(huán)境，可能會遇到按鍵失靈，或是其它莫名其妙的問題。

這種情況常常是遇到了EMC兼容性的問題，EMC是電磁兼容性的縮寫（Electromagnetic Compatibility）。通過實驗室中的EMC測試，可以提前發(fā)現(xiàn)一些潛在的問題，避免產(chǎn)品在用戶端發(fā)生問題，因此EMC測試是電子產(chǎn)品開發(fā)過程中，不可或缺的重要環(huán)節(jié)。下表是一些常見的EMC測試標準。注意，不同的國家和地區(qū)對EMC也有不同的測試標準，但不同之處只是一些細化的要求，實驗室測試都是按照下面標準來的。EMC測試標準描述

IEC61000-4-4（EFT）快速瞬變脈沖群測試

IEC61000-4-5（Surge）浪涌測試

IEC61000-4-2（ESD）空氣放電測試

直接接觸放電

間接接觸放電

備注：30~35%RH

IEC61000-4-6注入電流測試

CISPR發(fā)射傳導測試（CE）

發(fā)射輻射測試（RE）

IEC61000-4-3射頻電磁場抗擾度測試（RS）

EMC分類

電磁兼容性（EMC）可以簡單的分為兩類，一類是EMS（電磁抗擾），另一類是EMI（電磁輻射），比較通俗的來講，EMS是被其它干擾，EMI是干擾其它。

在某些角度看，他們的影響是相互制約的。比如說為了提高抗干擾能力，可以通過提高信號的驅(qū)動能力，提高信號電平來改善，但是可能會導致輻射增加，從而造成EMI問題。

而從另一個角度看，他們又是相互促進的，比如說改善信號環(huán)路，如果信號環(huán)路變大，就容易造成信號輻射，造成EMI問題，同時也容易耦合外部噪聲，造成EMS事件，所以減少信號環(huán)路，可以同時改善EMS和EMI性能。

所以在實際的問題上面要具體問題具體分析，針對不同的情況，采用合適的方案，下面簡單介紹影響EMC的一些主要因素。

影響EMS的主要因素

影響EMS的因素有很多，比如說板子的布線，器件的布局不合理，地平面不夠完整，地線的阻抗比較大，還有高速信號的接口電路帶來的影響，下面從幾個主要方向簡單概述。

元器件的選擇

元件的選擇和電路設(shè)計是影響板級電磁兼容性性能的主要因素。每一種電子元件都有它各自的特性，因此，要求在設(shè)計時必須仔細考慮。

下面以電容為例簡要說明，為得到最好的EMC特性，要求電容具有低的ESR（EquivalentSeries Resistance，等效串聯(lián)電阻）值是很重要的，因為它會對信號造成大的衰減，特別是在應用頻率接近電容諧振頻率的場合。

電容的諧振頻率如下表所示：

電容值通孔插裝

（0.25引線）表面貼裝

（0805）

1.0μF2.5MHz5MHz

0.1μF8MHz16MHz

0.01μF25MHz50MHz

1000pF80MHz160MHz

100pF250MHz500MHz

10pF800MHz1.6GHz

另一個影響電容的因素是絕緣材料（電介質(zhì)）。

去耦電容的制造中常使用鋇鈦酸鹽陶瓷（Z5U）和鍶鈦酸鹽（NPO）這兩種材料。Z5U具有較大的介電常數(shù)，頻率在1MHz到20MHz之間。NPO具有較低的介電常數(shù)，但諧振頻率較高（大于10MHz）。因此Z5U更適合用作低頻去耦，而NPO用作50MHz以上頻率的去耦。

常用的做法是將兩個去耦電容并聯(lián)。這樣可以在更寬的頻譜分布范圍內(nèi)，降低電源網(wǎng)絡(luò)產(chǎn)生的開關(guān)噪聲。多個去耦電容的并聯(lián)能提供6dB增益，以抑制有源器件開關(guān)造成的射頻電流。

除去電容之外，其他的比如電感，二極管或者其它器件的選擇，也會造成EMC性能的差異，在電路設(shè)計和器件選擇中，要根據(jù)不同的功能應用來考慮器件的影響。

電容的擺放

有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關(guān)噪聲在板上的傳播和將噪聲引導到地。

所以推薦在靠近每個IC的電源輸入管腳，放置去耦電容來減少高頻噪聲。

請注意保持電流先流過電容，然后到IC的管腳，這樣才能達到最好的去耦效果。

敏感信號的防護

對一些敏感的信號，比如說復位信號，時鐘信號（crystal）容易受到干擾，不恰當?shù)淖呔€或者設(shè)計可能導致EMC問題發(fā)生。

比如復位信號，盡量減少信號的走線長度，并且靠近微控制器管腳增加RC電路，去耦電容要靠近MCU管腳，一般的常見電路如下：

對于晶振電路，走線要盡量短，并且用地線包絡(luò)。下面是一個布線的例子。

環(huán)路的影響

環(huán)路包括電源環(huán)路和信號環(huán)路，環(huán)路越大，越容易接收噪聲，受到干擾。

從電源來說，如果電源和地線的環(huán)路面積比較大，就比較容易接收噪聲，造成地線的擾動，同樣的，信號線也要有最小的環(huán)路，這樣才不至于引入外界的噪聲。

如果按照原來的地線連接，就會形成比較大的環(huán)路，按照建議的地線連接，就可以很好的減小環(huán)路，減少噪聲的影響。

放電路徑

分析靜電或者噪聲信號的回流路徑，可以很快的定位出問題，并且有針對性的采取措施。

在設(shè)計中應該盡量避免回流路徑經(jīng)過敏感信號，比如說微控制器，模擬信號等等。

對于USB外殼和板子地的連接，推薦通過一個RC或者是磁珠，把USB的外殼和板子的地連接起來，但是不同的布線會產(chǎn)生不同的結(jié)果，如下圖所示，當USB外殼上產(chǎn)生靜電，或者是通過靜電槍在USB外殼上進行接觸放電時，正確的地分割可以避免放電路徑經(jīng)過微控制器（紅線部分），這樣就可以避免靜電放電到USB外殼對微控制器的影響，從而通過電源（電容）泄放掉。

影響EMI的主要因素

產(chǎn)生EMI的問題，主要是高頻信號的環(huán)流路徑太大，或者是阻抗變大，形成天線效應，諧波就容易發(fā)射出去，對其他產(chǎn)品造成干擾。

如果在測試中發(fā)現(xiàn)產(chǎn)品的諧波超出設(shè)定的要求，首先可以根據(jù)諧波的頻率找出干擾源的基波信號，然后有針對性的通過下面的方法來減少諧波的泄露。

干擾源（基頻）一般來自于高速的時鐘信號，檢查對應的時鐘/數(shù)據(jù)信號環(huán)路面積，保持盡量小。

可以選擇在干擾源（基頻）串接電阻，減少反射，或者并聯(lián)電容來降低信號斜率。

電源地平面分割不合理造成的。改善信號/電源地，推薦保持完整的地平面。

如果輻射源距離接口太近，盡量遠離并且用地線和接口隔離。

如果輻射源時鐘支持展頻，使能展頻可以減少諧波造成的影響。

責任編輯：haq