chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何用可靠SoC總線架構(gòu)提高產(chǎn)品性能

思爾芯S2C ? 來(lái)源:國(guó)微思爾芯 ? 作者:國(guó)微思爾芯 ? 2021-12-11 09:25 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

引言

Preface

在設(shè)計(jì)流程的早期對(duì) SoC 進(jìn)行建模和仿真,可以更清晰地分析系統(tǒng)設(shè)計(jì)中面臨的挑戰(zhàn)和瓶頸。比較典型的挑戰(zhàn)有:性能差、設(shè)備占用的增量大、功耗超限、總線緩沖等,這些因素將導(dǎo)致系統(tǒng)高延遲,內(nèi)存的讀/寫(xiě)的延遲等一系列問(wèn)題。

在建模過(guò)程中可以看到,盡管兩種總線拓?fù)洹爸挥?AMBA AHB 系統(tǒng)”和“AMBA AHB 和 APB 兩者兼有系統(tǒng)” 的延遲和吞吐量的值相近,另外還有其他指標(biāo),比如:提高數(shù)據(jù)傳輸速率,來(lái)證明系統(tǒng)同時(shí)擁有 AMBA AHB 和 APB 總線具有更好的性能。

本次國(guó)微思爾芯白皮書(shū)《如何用可靠SoC總線架構(gòu)提高產(chǎn)品性能》希望通過(guò)芯神匠構(gòu)造系統(tǒng)架構(gòu),能夠幫助設(shè)計(jì)師在早期設(shè)計(jì)中,識(shí)別項(xiàng)目挑戰(zhàn)和問(wèn)題,將幫助設(shè)計(jì)人員更容易追蹤問(wèn)題,設(shè)計(jì)出滿(mǎn)足需求的系統(tǒng)。

核心內(nèi)容

Main Point

系統(tǒng)架構(gòu)概述

現(xiàn)今,人們關(guān)注高性能系統(tǒng)的同時(shí)也在尋求設(shè)計(jì)可靠性和成本折中。AMBA AHB/APB 作為通信總線與其他總線 標(biāo)準(zhǔn)相比具有更高的可靠性和成本效益。選擇性?xún)r(jià)比高的數(shù)據(jù)通信設(shè)備并不意味著系統(tǒng)的性能會(huì)需要做出讓步。通過(guò)選擇最優(yōu)的通信網(wǎng)絡(luò)配置和拓?fù)浣Y(jié)構(gòu),就可以保證系統(tǒng)的性能不受影響。通過(guò)在系統(tǒng)設(shè)計(jì)的早期階段,根據(jù) 預(yù)設(shè)對(duì)系統(tǒng)進(jìn)行建模,利用大量的仿真分析結(jié)果來(lái)調(diào)整架構(gòu)/參數(shù),確保總線網(wǎng)絡(luò)的延遲不會(huì)超標(biāo),對(duì)整個(gè)系統(tǒng)帶來(lái)負(fù)面影響。這就需要設(shè)計(jì)公司采用圖形化的建模和仿真方法,來(lái)快速完成架構(gòu)設(shè)計(jì)與分析。

分析及結(jié)果展示

芯神匠采用參數(shù)化的關(guān)鍵變量集來(lái)分析系統(tǒng)性能。具體數(shù)值應(yīng)用到構(gòu)建的模型中,可以研究端到端延遲、MIPS、 處理器利用率指標(biāo)、內(nèi)存利用率、總線和不同設(shè)備的吞吐量。

原文標(biāo)題:國(guó)微思爾芯出品:總線架構(gòu)分析新思路

文章出處:【微信公眾號(hào):國(guó)微思爾芯】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

審核編輯:彭菁
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    20332

    瀏覽量

    254908
  • 數(shù)據(jù)傳輸
    +關(guān)注

    關(guān)注

    9

    文章

    2227

    瀏覽量

    67732
  • 國(guó)微思爾芯
    +關(guān)注

    關(guān)注

    1

    文章

    20

    瀏覽量

    5629

原文標(biāo)題:國(guó)微思爾芯出品:總線架構(gòu)分析新思路

文章出處:【微信號(hào):S2C_Corporation,微信公眾號(hào):思爾芯S2C】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    青翼高可靠6U VPX架構(gòu)信號(hào)處理板-工業(yè)級(jí)高性能嵌入式計(jì)算平臺(tái)-實(shí)時(shí)信號(hào)處理平臺(tái)

    VPX6100 是一款基于 6U VPX 總線架構(gòu)的高性能、高可靠性的 系統(tǒng)平臺(tái),支持 VPX、OpenVPX 協(xié)議標(biāo)準(zhǔn)。該系統(tǒng)平臺(tái)采用高性能
    的頭像 發(fā)表于 03-18 19:00 ?1171次閱讀
    青翼高<b class='flag-5'>可靠</b>6U  VPX<b class='flag-5'>架構(gòu)</b>信號(hào)處理板-工業(yè)級(jí)高<b class='flag-5'>性能</b>嵌入式計(jì)算平臺(tái)-實(shí)時(shí)信號(hào)處理平臺(tái)

    XC7Z020-2CLG484I 雙核異構(gòu)架構(gòu) 全能型 SoC

    解決方案,重新定義了嵌入式系統(tǒng)的性能邊界與設(shè)計(jì)自由度。? 一、核心架構(gòu):雙核異構(gòu)融合的技術(shù)突破? XC7Z020-2CLG484I 的核心競(jìng)爭(zhēng)力源于其獨(dú)特的 SoC 架構(gòu)設(shè)計(jì),實(shí)現(xiàn)了處
    發(fā)表于 02-28 23:37

    比斯特電池組綜合性能測(cè)試機(jī)為電芯產(chǎn)品性能檢測(cè)賦能

    在新能源產(chǎn)業(yè)蓬勃發(fā)展的當(dāng)下,電芯作為動(dòng)力電池和儲(chǔ)能系統(tǒng)的重要部件,其性能直接決定了終端產(chǎn)品的安全性、可靠性與使用壽命。面對(duì)日益嚴(yán)苛的行業(yè)標(biāo)準(zhǔn)和多元化的應(yīng)用場(chǎng)景,傳統(tǒng)分散式檢測(cè)模式已難以滿(mǎn)足高效的測(cè)試
    的頭像 發(fā)表于 01-26 16:20 ?305次閱讀
    比斯特電池組綜合<b class='flag-5'>性能</b>測(cè)試機(jī)為電芯<b class='flag-5'>產(chǎn)品性能</b>檢測(cè)賦能

    SN74CBT3306C雙FET總線開(kāi)關(guān):高性能可靠性的完美結(jié)合

    SN74CBT3306C雙FET總線開(kāi)關(guān):高性能可靠性的完美結(jié)合 在電子設(shè)計(jì)領(lǐng)域,總線開(kāi)關(guān)是一種常見(jiàn)且關(guān)鍵的組件,它能夠?qū)崿F(xiàn)信號(hào)的切換和隔離,對(duì)于
    的頭像 發(fā)表于 01-15 17:25 ?818次閱讀

    電能質(zhì)量在線監(jiān)測(cè)裝置的核心芯片架構(gòu)對(duì)裝置性能有哪些影響?

    、FPGA+ARM/SOC 高端方案 ,不同架構(gòu)通過(guò) “運(yùn)算分工、硬件優(yōu)化、接口擴(kuò)展” 的差異,對(duì)裝置性能產(chǎn)生根本性影響,具體如下: 一、核心芯片架構(gòu)類(lèi)型及
    的頭像 發(fā)表于 12-17 15:21 ?564次閱讀
    電能質(zhì)量在線監(jiān)測(cè)裝置的核心芯片<b class='flag-5'>架構(gòu)</b>對(duì)裝置<b class='flag-5'>性能</b>有哪些影響?

    AMD UltraScale架構(gòu):高性能FPGA與SoC的技術(shù)剖析

    AMD UltraScale架構(gòu):高性能FPGA與SoC的技術(shù)剖析 在當(dāng)今的電子設(shè)計(jì)領(lǐng)域,高性能FPGA和MPSoC/RFSoC的需求日益增長(zhǎng)。AMD的UltraScale
    的頭像 發(fā)表于 12-15 14:35 ?734次閱讀

    高集成度、全數(shù)字化架構(gòu)!SPAD-SoC優(yōu)勢(shì)和技術(shù)路線

    電子發(fā)燒友網(wǎng)綜合報(bào)道 在自動(dòng)駕駛、機(jī)器人以及XR技術(shù)迅猛發(fā)展的當(dāng)下,激光雷達(dá)作為環(huán)境感知的核心傳感器,其性能優(yōu)劣與成本高低,直接關(guān)乎智能系統(tǒng)的可靠性。而SPAD-SoC(單光子雪崩二極管系統(tǒng)級(jí)芯片
    的頭像 發(fā)表于 11-24 07:16 ?8925次閱讀

    蜂鳥(niǎo)E203 SoC的私有設(shè)備總線的簡(jiǎn)單使用

    BIU模塊接收IFU和LSU單元的存儲(chǔ)器訪問(wèn)請(qǐng)求,判斷訪問(wèn)地址區(qū)間后,通過(guò)ICB接口來(lái)訪問(wèn)外部的不同接口,比如系統(tǒng)存儲(chǔ)接口和私有外設(shè)接口。系統(tǒng)存儲(chǔ)接口連接的是SoC中的系統(tǒng)存儲(chǔ)總線,可以訪問(wèn)ROM
    發(fā)表于 10-30 07:51

    人臉識(shí)別和AES加密協(xié)同的SOC設(shè)計(jì)架構(gòu)

    這個(gè)是我們整體的架構(gòu)圖。我們SOC主要包括了三個(gè)模塊組,計(jì)算核心組,系統(tǒng)外設(shè)組,數(shù)據(jù)外設(shè)組。計(jì)算核心組包括了RISCV內(nèi)核,RISCV內(nèi)核中集成了一個(gè)ITCM和DTCM的指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。另外
    發(fā)表于 10-29 08:21

    Altera Agilex 3 FPGA和SoC產(chǎn)品家族的性能分析

    本文采用嚴(yán)謹(jǐn)?shù)幕鶞?zhǔn)測(cè)試方法,對(duì)全新推出的 Agilex 3 FPGA 和 SoC 產(chǎn)品家族進(jìn)行性能分析。該系列專(zhuān)為成本優(yōu)化型應(yīng)用設(shè)計(jì),兼具高性能、高集成度與高
    的頭像 發(fā)表于 10-27 09:37 ?899次閱讀

    TE品牌的高速可插拔I O互連產(chǎn)品性能如何?-赫聯(lián)電子

    ,從而實(shí)現(xiàn)長(zhǎng)期成本降低,而無(wú)需完全重新設(shè)計(jì)便可提高性能。   TE的zSFP+互連產(chǎn)品符合SFF-8402的規(guī)定,已為光纖通道32G(28.05 Gbps線路速率)采用。整個(gè)產(chǎn)品系列以
    發(fā)表于 10-16 11:22

    Simcenter STAR-CCM+設(shè)計(jì)探索:通過(guò)在流程的早期探索設(shè)計(jì)空間來(lái)提高產(chǎn)品性能

    優(yōu)勢(shì)通過(guò)在流程的早期探索設(shè)計(jì)空間來(lái)提高產(chǎn)品性能使用多個(gè)假設(shè)場(chǎng)景且采用經(jīng)濟(jì)高效的方式,評(píng)估復(fù)雜系統(tǒng)的真實(shí)行為使用仿真推動(dòng)創(chuàng)新,并通過(guò)更好的設(shè)計(jì)贏得市場(chǎng)份額增加產(chǎn)品知識(shí)以增強(qiáng)對(duì)設(shè)計(jì)決策的信心提高產(chǎn)品
    的頭像 發(fā)表于 08-06 10:22 ?1003次閱讀
    Simcenter STAR-CCM+設(shè)計(jì)探索:通過(guò)在流程的早期探索設(shè)計(jì)空間來(lái)<b class='flag-5'>提高產(chǎn)品性能</b>

    利用MCU/SoC的工作范圍實(shí)現(xiàn)低功耗

    想進(jìn)一步降低功耗!但又不想犧牲產(chǎn)品性能……特瑞仕針對(duì)此問(wèn)題的解決方案是“充分利用MCU/SoC的工作范圍進(jìn)行功耗優(yōu)化”。
    的頭像 發(fā)表于 08-04 11:22 ?1275次閱讀
    利用MCU/<b class='flag-5'>SoC</b>的工作范圍實(shí)現(xiàn)低功耗

    Altera Agilex 3 FPGA和SoC產(chǎn)品介紹

    Altera 的 Agilex 3 FPGA 和 SoC 可在不影響性能的前提下顯著提高成本效益。其通過(guò)出色的 Hyperflex FPGA 架構(gòu)、先進(jìn)的收發(fā)器技術(shù)、更高的集成度和更強(qiáng)
    的頭像 發(fā)表于 06-03 16:40 ?1752次閱讀
    Altera Agilex 3 FPGA和<b class='flag-5'>SoC</b><b class='flag-5'>產(chǎn)品</b>介紹

    NVMe IP之AXI4總線分析

    1AXI4總線協(xié)議 AXI4總線協(xié)議是由ARM公司提出的一種片內(nèi)總線協(xié)議 ,旨在實(shí)現(xiàn)SOC中各模塊之間的高效可靠的數(shù)據(jù)傳輸和管理。AXI4協(xié)
    發(fā)表于 06-02 23:05