chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx FPGA平臺GTX簡易使用教程(一)

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-03-01 17:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

理解GTX的必備姿勢,學起來!

一、什么是GTX?

GT :Gigabit Transceiver千兆比特收發(fā)器;

GTX :Xilinx 7系列FPGA的高速串行收發(fā)器,硬核

xilinx的7系列FPGA根據(jù)不同的器件類型,集成了GTP、GTX、GTH、GTZ四種串行高速收發(fā)器,可以支持多種協(xié)議如PCI Express,SATA,JESD204B等。

四種收發(fā)器主要區(qū)別是支持的線速率不同,下圖可以說明在7系列里面器件類型和支持的收發(fā)器類型以及最大的收發(fā)器數(shù)量。

Xilinx FPGA平臺GTX簡易使用教程(一)

如我們常用的芯片 : 7K325TFFG900-2 ,集成了16個GTX。

如下圖,我的測試工程使用了1個GTX,可使用16個。

另外,下面還可以看到Cell Types:GTXE2_COMMON與GTXE2_CHANNEL,這個先混個眼熟,后面會繼續(xù)談到。

Xilinx FPGA平臺GTX簡易使用教程(一)

二、Quad/Channel

我們先看一張GTX的結構圖:(以7K325T為例)

Xilinx FPGA平臺GTX簡易使用教程(一)

Quad:4個GTX位1組,稱為Quad,也就是圖中標記的大紅框。

從圖中可以看到,7K325T芯片共有4個Quad,也就是16個GTX。

我們繼續(xù)來看Quad的布局圖:

Xilinx FPGA平臺GTX簡易使用教程(一)

簡單總結下:

Quad:

包含4個Channel(每個channel包含一個GTX),1個QPLL,2個差分輸入?yún)⒖?a href="http://www.brongaenegriffin.com/tags/時鐘/" target="_blank">時鐘;

QPLL :

也就是一個Quad共用的PLL,屬于GTXE2_COMMON;

Xilinx FPGA平臺GTX簡易使用教程(一)

Channel:每個channel就是一個GTX,包含一個CPLL和一對收發(fā)器;

CPLL : 每個Channel獨有的PLL,屬于GTXE2_CHANNEL;

注:

CPLL最高支持線速6.x G,而QPLL則可超過10G;在通道線速較大(超過6.xGbps)時,IP會自動使用QPLL。

GTXE2_COMMON、GTXE2_CHANNEL :是Xilinx的器件原語(primitive),原語是Xilinx針對其器件特征開發(fā)的一系列常用模塊的名字,用戶可以將其看成Xilinx公司為用戶提供的庫函數(shù);原語類似最底層的描述方法,使用好處多多~

三、PMA與PCS

接上一節(jié),我們繼續(xù)看Channel的拓撲結構:

Xilinx FPGA平臺GTX簡易使用教程(一)

看圖說話,發(fā)送端(TX)和接收端(RX)功能獨立,均由PMA和PCS兩個子層組成。

PMA:(Physical Media Attachment,物理媒介適配層)

PCS:(Physical Coding Sublayer,物理編碼子層)

其中PMA子層包含高速串并轉換(PISO)、預/后加重、接收均衡、時鐘發(fā)生器及時鐘恢復等電路。PCS子層包含8B/10B編解碼、緩沖區(qū)、通道綁定和時鐘修正等電路。這么來說,PMA是最基本的單位,負責模擬部分,而PCS主要負責并行的數(shù)字電路處理,理論上來說PCS完全可以由邏輯設計完成;但是硬核專用電路實現(xiàn)肯定功能更強大更穩(wěn)定!

四、GTX收發(fā)處理流程

GTX發(fā)送端處理流程:首先用戶邏輯數(shù)據(jù)經過8B/10B編碼后,進入一個發(fā)送緩存區(qū)Phase Adjust FIFO,該緩沖區(qū)主要是PMA子層和PCS子層兩個時鐘域的時鐘隔離,解決兩者時鐘速率匹配和相位差異的問題,最后經過高速Serdes進行并串轉換(PISO parallel-in serial-out),有必要的話,可以進行預加重、后加重(Pre/Post Emp)。值得一提的是,如果在PCB設計時不慎將TXP和TXN差分引腳交叉連接,則可以通過極性控制來彌補這個設計錯誤。

Xilinx FPGA平臺GTX簡易使用教程(一)

接收端和發(fā)送端過程相反,相似點較多,這里就不贅述了,需要注意的是RX接收端的彈性緩沖區(qū)(RX Elastic Buffer),其具有時鐘糾正和通道綁定功能。

五、其他內容

介紹一些專用名詞和使用的技術。

1. PRBS :偽隨機序列碼,在一定程度的隨機數(shù),使用PRBS這種偽隨機碼進行高速串行通道的測試,主要是測試誤碼率的情況。

2. ibert:GTX輔助IP核,集成式比特誤碼率測試儀,是Xilinx專門用于具有高速串行接口的 FPGA 芯片的調試和交互式配置工具。放一張測試眼圖吧:(1.25Gbps)

Xilinx FPGA平臺GTX簡易使用教程(一)

眼圖中顏色越藍的地方,BER 值越小,說明這個區(qū)域誤碼率越低,或者幾乎沒有誤碼率。顏色越紅,表示這個區(qū)域誤碼率越高。一般來講,這個眼圖的眼睛張的越開,說明數(shù)據(jù)傳輸信號越好。Link 的速度越低,對應的眼圖也會更好,Link 的速度越高,對應的眼圖會下降。

3. 8b/10b

8b/10b編碼主要是為了解決直流平衡。也就是0/1數(shù)量的平衡。

優(yōu)點:具備錯誤檢測;

缺點:效率不高,具有20%開銷;因此出現(xiàn)了64b/66b編碼。

K28.5 :8b/10b編碼中常用k28.5來做K碼,對應過來就是0xBC,主要用于接收數(shù)據(jù)對齊。

注:上述介紹均為簡單說明,可能不夠精確,有個概念就好。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1653

    文章

    22271

    瀏覽量

    629796
  • 收發(fā)器
    +關注

    關注

    10

    文章

    3793

    瀏覽量

    110511
  • Xilinx
    +關注

    關注

    73

    文章

    2192

    瀏覽量

    129804
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    使用Xilinx 7系列FPGA的四位乘法器設計

    (Shinshu University)研究團隊的最新設計中,個專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個 LUT + 2 個 CARRY4 塊,關鍵路徑延遲達到 2.75 ns。這是
    的頭像 發(fā)表于 11-17 09:49 ?2419次閱讀
    使用<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的四位乘法器設計

    Xilinx FPGA串行通信協(xié)議介紹

    Xilinx FPGA因其高性能和低延遲,常用于串行通信接口設計。本文深入分析了Aurora、PCI Express和Serial RapidIO這三種在Xilinx系統(tǒng)設計中關鍵的串行通信協(xié)議。介紹了它們的特性、優(yōu)勢和應用場景
    的頭像 發(fā)表于 11-14 15:02 ?1609次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>串行通信協(xié)議介紹

    請問如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?

    如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?有參考教程嗎?小白求教 主要是引腳分配,我這邊有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
    發(fā)表于 11-11 07:44

    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構的 VU13P FPGA+ZYNQ SOC 超寬帶信號處理平臺

    VPX650 是款基于 6U VPX 系統(tǒng)架構的 VU13P FPGA + XC7Z100 SOC 超寬帶信號處理平臺,該平臺采用
    的頭像 發(fā)表于 10-16 10:48 ?257次閱讀
    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構的 VU13P <b class='flag-5'>FPGA</b>+ZYNQ SOC 超寬帶信號處理<b class='flag-5'>平臺</b>

    【 VPX638】青翼凌云科技基于KU115 FPGA+C6678 DSP的6U VPX雙FMC接口通用信號處理平臺

    VPX638是款基于KU115 FPGA + C6678 DSP的6U VPX雙FMC接口通用信號處理平臺,該平臺采用
    的頭像 發(fā)表于 09-01 13:42 ?412次閱讀
    【 VPX638】青翼凌云科技基于KU115 <b class='flag-5'>FPGA</b>+C6678 DSP的6U VPX雙FMC接口通用信號處理<b class='flag-5'>平臺</b>

    文詳解xilinx 7系列FPGA配置技巧

    本文旨在通過講解不同模式的原理圖連接方式,進而配置用到引腳的含義(手冊上相關引腳含義有四、五頁,通過本文理解基本上能夠記住所有引腳含義以及使用場景),熟悉xilinx 7系列配置流程,以及設計原理圖時需要注意的些事項,比如flash與
    的頭像 發(fā)表于 08-30 14:35 ?8783次閱讀
    <b class='flag-5'>一</b>文詳解<b class='flag-5'>xilinx</b> 7系列<b class='flag-5'>FPGA</b>配置技巧

    【TES807】青翼凌云科技基于 XCKU115 FPGA 的雙 FMC 接口萬兆光纖傳輸信號處理平臺

    TES807 是款基于千兆或者萬兆以太網傳輸?shù)碾p FMC 接口信 號處理平臺。該平臺采用 XILINX 的 Kintex UltraSacle 系列
    的頭像 發(fā)表于 08-29 15:57 ?347次閱讀
    【TES807】青翼凌云科技基于 XCKU115 <b class='flag-5'>FPGA</b> 的雙 FMC 接口萬兆光纖傳輸信號處理<b class='flag-5'>平臺</b>

    XILINX XCZU67DR FPGA完整原理圖

    電子發(fā)燒友網站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費下載
    發(fā)表于 05-30 15:29 ?3次下載

    gtx是光纖嗎

    ”,主要面向高端游戲玩家和追求高性能的用戶。GTX顯卡支持最新的圖形處理技術,如DirectX 12、HDR等,能夠為玩家?guī)砹鲿车挠螒蝮w驗和高品質的圖像效果。 GTX在高速收發(fā)器領域的定義: 在FPGA(現(xiàn)場可編程門陣列)等高
    的頭像 發(fā)表于 05-08 10:37 ?1482次閱讀

    詳解Xilinx的10G PCS PMA IP

    如果要在XilinxFPGA上使用萬兆以太網通信,大致有三種方法構建協(xié)議棧。第種使用GTX等Serdes作為底層的PHY,上層通過HDL實現(xiàn)構建MAC和IP層,這種方式難度會比較大
    的頭像 發(fā)表于 04-18 15:16 ?1561次閱讀
    詳解<b class='flag-5'>Xilinx</b>的10G PCS PMA IP

    xilinx FPGA IOB約束使用以及注意事項

    xilinx FPGA IOB約束使用以及注意事項 、什么是IOB約束 在xilinx FPGA中,IOB是位于IO附近的寄存器,是
    的頭像 發(fā)表于 01-16 11:02 ?1465次閱讀
    <b class='flag-5'>xilinx</b> <b class='flag-5'>FPGA</b> IOB約束使用以及注意事項

    【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】Key-test

    硬件: Xilinx XC7A100T FPGA開發(fā)板 二12V電源適配器 三下載器 四 win10筆記本 軟件: Vivado (指導手冊有詳細的安裝下載流程) 二官方按鍵示例工
    發(fā)表于 01-09 16:08

    Verilog 測試平臺設計方法 Verilog FPGA開發(fā)指南

    Verilog測試平臺設計方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié),它用于驗證Verilog設計的正確性和性能。以下是個詳細的Verilog測試平臺設計方法及Verilog
    的頭像 發(fā)表于 12-17 09:50 ?1550次閱讀

    基于Xilinx ZYNQ7000 FPGA嵌入式開發(fā)實戰(zhàn)指南

    電子發(fā)燒友網站提供《基于Xilinx ZYNQ7000 FPGA嵌入式開發(fā)實戰(zhàn)指南.pdf》資料免費下載
    發(fā)表于 12-10 15:31 ?39次下載

    【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】測試

    感謝米爾電子和電子發(fā)燒友提供的米爾-Xilinx XC7A100T FPGA開發(fā)板。 MYD-J7A100T用的 FPGAXILINX 公司 ARTIX-7 系列的 XC 7A1
    發(fā)表于 12-08 08:48