chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

要實現(xiàn)CDC驗證標(biāo)準(zhǔn),ASIC開發(fā)團隊將會面臨哪些挑戰(zhàn)

新思科技 ? 來源:新思科技 ? 作者:新思科技 ? 2022-03-21 12:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在多個第三方IP核、外部接口和低功耗設(shè)計驅(qū)動下,數(shù)十億門級的專用集成電路(ASIC)已具備幾十甚至數(shù)百個異步時鐘域,而要解決跨時鐘域(CDC)問題,RTL仿真和靜態(tài)時序分析(STA)都不是最理想的解決方案。

對數(shù)字開發(fā)者而言,CDC問題主要源于以下四種常見的跨時鐘域場景。

如果沒有合適的時鐘同步器,由異步時鐘域之間的抖動引起的亞穩(wěn)態(tài)可能會導(dǎo)致功能故障。此外,設(shè)計中還存在更復(fù)雜的路徑和場景,例如多條同步后的路徑經(jīng)過組合邏輯匯聚在一起可能會由于同步器的不確定性而導(dǎo)致時序不匹配。此類缺陷通常無法在流片前解決,因此出錯后可能會導(dǎo)致芯片設(shè)計返工,從而付出高昂的代價!

CDC驗證是流片前的關(guān)鍵簽核標(biāo)準(zhǔn)。那么要實現(xiàn)這一標(biāo)準(zhǔn),ASIC開發(fā)團隊將會面臨哪些挑戰(zhàn)呢?

周轉(zhuǎn)時間

CDC違規(guī)清零是芯片簽核的必要條件。

解決CDC問題的難度與芯片的設(shè)計規(guī)模成正比。在數(shù)十億門級的ASIC設(shè)計中可能存在數(shù)百個異步時鐘和數(shù)百萬個跨異步路徑。開發(fā)者通常需要消耗萬億字節(jié)內(nèi)存,并花費數(shù)天時間才能完成全芯片的扁平級CDC分析。在此過程中,周轉(zhuǎn)時間非常重要。

在進行CDC分析時,開發(fā)者們可采取自下而上的分層分析法,就像進行綜合和靜態(tài)時序分析那樣,每次分析一個模塊,逐個模塊解決CDC錯誤。在向上一個層級移動的過程中,開發(fā)者們可以用抽象的CDC模型替換CDC違例已經(jīng)清理干凈的模塊。這一模型將只包含與上一層相關(guān)的時鐘路徑,而不考慮所有內(nèi)部跨異步路徑,每清理完一個層級,就會繼續(xù)進行下一層級的CDC清理,以此類推。

通過這種方式,CDC分析可左移到開發(fā)流程的早期階段,而無需等到流片前才完成。如果在臨近流片時還在修復(fù)CDC錯誤,會對設(shè)計造成極大的破壞性,代價極其高昂!

新思科技VC SpyGlass CDC擁有CDC簽核以及層次化驗證流程,采用高效的分層方法,在不改變結(jié)果質(zhì)量(QoR)的情況下,減少了內(nèi)存需求,將周轉(zhuǎn)時間提高至少3倍。

誤報問題

CDC分析的另一個重大挑戰(zhàn)是誤報問題。

當(dāng)設(shè)計中有數(shù)以百萬計的CDC跨異步路徑時,出現(xiàn)的違例數(shù)量也會非常龐大,那么要確定問題究竟出在哪就會如同大海撈針一般,非常困難,這就導(dǎo)致開發(fā)者可能會遺漏一些十分重要的CDC違例從而沒有進行bug修復(fù)。因此,對于大型ASIC開發(fā)者來說,CDC分析十分棘手。

幸運的是,數(shù)據(jù)科學(xué)為我們提供了解題思路──機器學(xué)習(xí)(ML)技術(shù)可以成為解決這一問題的關(guān)鍵。ML技術(shù)可以根據(jù)問題根源對違例行為進行分類,我們會發(fā)現(xiàn),很多違例行為都可以歸因為同一個問題,且歸類的前五大問題幾乎可以覆蓋95%以上的違例行為,只要解決這五大問題,就可以極大減少違例誤報,對開發(fā)者來說,發(fā)現(xiàn)并解決剩余5%的問題也將容易不少。

VC SpyGlass CDC通過采用ML技術(shù)對違例誤報執(zhí)行根本原因分析(RCA)來解決誤報問題。這種ML RCA方法不僅可以分門別類地識別違例,還可以通過調(diào)試線索提示根本原因,助力開發(fā)者高效找到解決方案。例如,由于缺少同步機制,開發(fā)者們可以通過更改RTL來糾錯,但更常規(guī)的做法是對CDC約束文件進行優(yōu)化或補充。這種約束優(yōu)化過程能夠快速迭代,大幅減少違例行為,并快速識別需要在設(shè)計中修復(fù)的真正的CDC問題。

約束是否正確

CDC分析是由約束驅(qū)動的,約束由開發(fā)者編寫,不正確的約束可能會導(dǎo)致不正確的CDC分析,比如約束錯誤可能會導(dǎo)致真正的CDC違例沒有被發(fā)現(xiàn),因此沒有被修復(fù)并最終導(dǎo)致流片失敗。當(dāng)芯片設(shè)計中需要輸入約束文件(如新思科技設(shè)計約束(SDC)文件)時,檢查這些輸入文件的正確性至關(guān)重要。確保這些約束文件正確的方法之一是將約束轉(zhuǎn)化為斷言并把他們放到動態(tài)仿真環(huán)境里去驗證。這種方法將為開發(fā)者們提供更高級別的約束驗證。

豁免是否正確

除約束外,還可以運用違例豁免?;砻庖彩荂DC分析工作流所需的輸入文件,通過分析手動生成。錯誤地運用豁免可能會導(dǎo)致CDC的真實錯誤被掩蓋。即使豁免最初是正確的,但為解決功能或性能問題,開發(fā)者也可能需要修改RTL或網(wǎng)表ECO。在這種情況下,開發(fā)者需要對豁免進行核查,因為之前有效的條件可能不再成立。

更困難的收斂問題

大多數(shù)CDC問題都可以進行靜態(tài)結(jié)構(gòu)性分析,但在某些情況下動態(tài)分析也是有必要的,比如在設(shè)計中存在很復(fù)雜的匯聚問題,尤其是時序匯聚深度很深并且工具默認(rèn)檢查深度不夠的話,就會遺漏這類問題。

所以比較好的解決辦法是使用亞穩(wěn)態(tài)注入進行仿真。VC SpyGlass CDC將生成亞穩(wěn)態(tài)模型的CDC數(shù)據(jù)庫,該數(shù)據(jù)庫將在仿真運行時動態(tài)注入隨機抖動。

新思科技的VCS仿真可在運行時進行本地數(shù)據(jù)庫讀取,新思科技的Verdi自動調(diào)試系統(tǒng)可以對故障進行調(diào)試,并對亞穩(wěn)態(tài)注入信號進行監(jiān)控,生成覆蓋率報告注入了多少次亞穩(wěn)態(tài)抖動。

處理第三方IP核

大多數(shù)數(shù)十億門級ASIC會集成多個第三方IP核,這些IP核可能提供了CDC約束,但沒有提供簽核CDC抽象模型。開發(fā)者們肯定不希望對所有IP核都進行扁平化CDC分析,因此開發(fā)者們可以針對IP生成其對應(yīng)的SAM 抽象模型并把它集成到頂層的CDC驗證流程。

調(diào)試效率

與驗證一樣,調(diào)試工具的有效性也會極大地影響開發(fā)者的工作效率。以CDC調(diào)試為例,最有效的解決方案是將良好的圖形可視化與波形分析相結(jié)合。此外,熟悉的調(diào)試環(huán)境和在多個驗證平臺使用統(tǒng)一的調(diào)試工具對開發(fā)者來說也十分重要。新思科技的Verdi調(diào)試器能夠確??缙脚_一致性,提高CDC的調(diào)試效率。

如何處理MBIST

最后一個要考慮的問題是如何處理MBIST插入。

MBIST通常在產(chǎn)品開發(fā)生命周期要結(jié)束時完成,可能占最終設(shè)計總邏輯的3%左右。MBIST的插入可能會導(dǎo)致芯片設(shè)計中CDC跨異步路徑大幅增加。這一點在流片前的CDC簽核過程中一定不能忽略。開發(fā)者們可以先單獨對MBIST做CDC分析,清理CDC違例,之后再插入MBIST,從而減少設(shè)計迭代。

結(jié) 語

VC SpyGlass CDC是新思科技在Verification Continuum平臺上集成的靜態(tài)分析解決方案之一,可提供全面的CDC簽核方法,實現(xiàn)高效能、大容量和高調(diào)試效率。該方法原生地與VCS仿真工具等其他工具協(xié)同工作,并通過與Verdi調(diào)試器集成為開發(fā)者們提供高效的調(diào)試體驗。

原文標(biāo)題:CDC驗證:數(shù)十億門級ASIC設(shè)計的最大挑戰(zhàn)之一

文章出處:【微信公眾號:新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    460

    文章

    52520

    瀏覽量

    440972
  • 集成電路
    +關(guān)注

    關(guān)注

    5425

    文章

    12070

    瀏覽量

    368490
  • asic
    +關(guān)注

    關(guān)注

    34

    文章

    1247

    瀏覽量

    122406

原文標(biāo)題:CDC驗證:數(shù)十億門級ASIC設(shè)計的最大挑戰(zhàn)之一

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    在友晶DE1-SOC開發(fā)板實現(xiàn)Chirikov標(biāo)準(zhǔn)映射求解器

    該項目是在友晶DE1-SOC開發(fā)板實現(xiàn)Chirikov標(biāo)準(zhǔn)映射的求解器,并將其應(yīng)用于圖像加密和解密的概念驗證。
    的頭像 發(fā)表于 07-07 15:22 ?541次閱讀
    在友晶DE1-SOC<b class='flag-5'>開發(fā)板實現(xiàn)</b>Chirikov<b class='flag-5'>標(biāo)準(zhǔn)</b>映射求解器

    如何用AN75779實現(xiàn)CDC通信?

    我想通過設(shè)計應(yīng)用代碼 AN75779 實現(xiàn) CDC 通信,需要一些應(yīng)用說明或任何參考資料。 此外,我還想知道我需要對 AN75779 的工作設(shè)計進行哪些修改,對于 CDC,我需要使用哪種應(yīng)用程序進行通信。 如果能對該主題
    發(fā)表于 05-19 07:11

    智慧路燈的推廣面臨哪些挑戰(zhàn)?

    引言 在智慧城市建設(shè)的宏偉藍(lán)圖中,叁仟智慧路燈的推廣面臨哪些挑戰(zhàn)?叁仟智慧路燈作為重要的基礎(chǔ)設(shè)施,承載著提升城市照明智能化水平、實現(xiàn)多功能集成服務(wù)的使命。然而,盡管叁仟智慧路燈前景廣闊,在推廣過程中
    的頭像 發(fā)表于 03-27 17:02 ?290次閱讀

    英偉達(dá)組建ASIC團隊,挖掘臺灣設(shè)計服務(wù)人才

    芯片戰(zhàn)線。 據(jù)了解,英偉達(dá)此次挖腳行動的目標(biāo)非常明確,即尋找具有豐富經(jīng)驗和專業(yè)技能的設(shè)計服務(wù)人才。這些人才將加入英偉達(dá)的ASIC團隊,共同研發(fā)具有更高性能和更低功耗的AI芯片。 通過組建ASIC
    的頭像 發(fā)表于 01-03 14:39 ?682次閱讀

    蘋果無邊框OLED iPhone開發(fā)面臨挑戰(zhàn)

    的iPhone,但最新的消息顯示,這一時間表可能會面臨挑戰(zhàn)。 據(jù)消息人士透露,蘋果目前還未能與韓國顯示面板制造商就無邊框OLED面板的技術(shù)細(xì)節(jié)達(dá)成一致。這意味著,盡管蘋果有著強烈的愿望在2026年推出配備此類面板的iPhone,但實際的推出時間可能會受到技術(shù)討論進展的影響
    的頭像 發(fā)表于 12-27 11:32 ?726次閱讀

    Verilog 與 ASIC 設(shè)計的關(guān)系 Verilog 代碼優(yōu)化技巧

    Circuit,專用集成電路)設(shè)計是一個復(fù)雜的過程,涉及到邏輯設(shè)計、綜合、布局布線、物理驗證等多個環(huán)節(jié)。在這個過程中,Verilog被用來描述數(shù)字電路的行為和結(jié)構(gòu),進而實現(xiàn)ASIC的設(shè)計。 具體來說
    的頭像 發(fā)表于 12-17 09:52 ?1042次閱讀

    機器視覺面臨挑戰(zhàn)及其解決方法

    機器視覺是指使用計算機和圖像處理技術(shù)從圖像中提取信息,并將其轉(zhuǎn)換為機器可理解的格式。這種方法已經(jīng)被廣泛應(yīng)用于自動化生產(chǎn)、質(zhì)量控制、測量和檢測等領(lǐng)域。然而,機器視覺仍然面臨著一些挑戰(zhàn),需要采取相應(yīng)
    的頭像 發(fā)表于 11-11 01:03 ?997次閱讀

    解決驗證“最后一公里”的挑戰(zhàn):芯神覺Claryti如何助力提升調(diào)試效率

    過程中必不可少的一環(huán),它幫助工程師找到問題的根源并進行優(yōu)化。隨著設(shè)計復(fù)雜性的提升,調(diào)試作為驗證的“最后一公里”正面臨越來越多的挑戰(zhàn)。如何有效提升調(diào)試效率,已成為行
    的頭像 發(fā)表于 10-26 08:03 ?624次閱讀
    解決<b class='flag-5'>驗證</b>“最后一公里”的<b class='flag-5'>挑戰(zhàn)</b>:芯神覺Claryti如何助力提升調(diào)試效率

    需求管理工具Jama Connect:與Jira/Slack/GitHub無縫集成,一站式解決復(fù)雜產(chǎn)品開發(fā)中的協(xié)作難題

    在產(chǎn)品和軟件開發(fā)的動態(tài)世界中,有效協(xié)作是成功的關(guān)鍵。然而,團隊往往面臨著阻礙進步和創(chuàng)新的重大挑戰(zhàn)。了解這些挑戰(zhàn)并找到強有力的解決方案,對于
    的頭像 發(fā)表于 10-08 14:54 ?512次閱讀
    需求管理工具Jama Connect:與Jira/Slack/GitHub無縫集成,一站式解決復(fù)雜產(chǎn)品<b class='flag-5'>開發(fā)</b>中的協(xié)作難題

    快速部署原型驗證:從子卡到調(diào)試的全方位優(yōu)化

    夠順利移植到最終芯片上,并完成"bring-up"(即系統(tǒng)啟動并正常運行),成為了開發(fā)團隊面臨的一個重要挑戰(zhàn)。為了實現(xiàn)這一目標(biāo),雖然原型
    的頭像 發(fā)表于 09-30 08:04 ?1111次閱讀
    快速部署原型<b class='flag-5'>驗證</b>:從子卡到調(diào)試的全方位優(yōu)化

    cdc減振器控制原理是什么

    CDC(Continuous Damping Control,連續(xù)阻尼控制)是一種先進的車輛懸掛系統(tǒng)技術(shù),它能夠根據(jù)車輛的行駛條件實時調(diào)整懸掛的阻尼力,以提供最佳的乘坐舒適性和操控穩(wěn)定性。CDC系統(tǒng)
    的頭像 發(fā)表于 09-18 15:16 ?1878次閱讀

    【?嵌入式機電一體化系統(tǒng)設(shè)計與實現(xiàn)?閱讀體驗】+磁力輸送機系統(tǒng)設(shè)計的創(chuàng)新與挑戰(zhàn)

    系統(tǒng)的設(shè)計細(xì)節(jié)、技術(shù)優(yōu)勢、面臨挑戰(zhàn)及未來展望,特別是在鐵路工業(yè)及自動化生產(chǎn)線的應(yīng)用中所展現(xiàn)出的重要現(xiàn)實意義。 磁懸浮技術(shù)的應(yīng)用背景 磁懸浮技術(shù),以其無接觸、低摩擦、高效率的特點,早已在高速列車系統(tǒng)如
    發(fā)表于 09-14 22:44

    康謀分享 | 在基于場景的AD/ADAS驗證過程中,識別挑戰(zhàn)性場景!

    基于場景的驗證是AD/ADAS系統(tǒng)開發(fā)過程中的重要步驟,然而面對海量駕駛記錄數(shù)據(jù)時,如何實現(xiàn)自動且高效地識別、分類和提取駕駛記錄中的挑戰(zhàn)性場景?本文康謀為您介紹IVEX軟件識別
    的頭像 發(fā)表于 08-28 10:16 ?1426次閱讀
    康謀分享 | 在基于場景的AD/ADAS<b class='flag-5'>驗證</b>過程中,識別<b class='flag-5'>挑戰(zhàn)</b>性場景!

    安森美圖像傳感器開發(fā)工具DevWareX介紹

    在配置、控制和驗證圖像傳感器的過程中,開發(fā)者可能會面臨一系列挑戰(zhàn)。為此,安森美(onsemi)提供了一款強大的多功能工具DevWareX,旨在幫助
    的頭像 發(fā)表于 08-20 16:47 ?854次閱讀
    安森美圖像傳感器<b class='flag-5'>開發(fā)</b>工具DevWareX介紹

    ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務(wù)!

    本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合,詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時,必須認(rèn)真考慮的一些問題。文章從介紹
    的頭像 發(fā)表于 08-10 17:13 ?1098次閱讀
    將<b class='flag-5'>ASIC</b> IP核移植到FPGA上——更新概念并推動改變以完成充滿<b class='flag-5'>挑戰(zhàn)</b>的任務(wù)!