本文探討了RISC-V的開源硬件模型背后的好處，討論了它的壽命、可移植性和可靠性。

RISC-V用于嵌入式應(yīng)用程序的勢頭是不可否認(rèn)的。如今，RISC-V基金會擁有超過100家公司支持免費(fèi)和開放的RISC-V指令集架構(gòu)（ISA），隨著越來越多的工具、軟件、硬件和操作系統(tǒng)供應(yīng)商加入，其成員數(shù)量也在迅速增長。憑借其不斷擴(kuò)大的生態(tài)系統(tǒng)，RISC-V為軟件和硬件設(shè)計人員提供了一個令人信服的替代現(xiàn)有嵌入式處理器的替代方案，隨著采用率的增長，在嵌入式設(shè)計中開啟了處理器創(chuàng)新的新時代。

RISC-V開啟新時代的原因歸結(jié)為三個關(guān)鍵因素：壽命、便攜性和可靠性。這三個原因都與RISC-V特別引人注目的原因有關(guān)。與通常在每一代都添加指令的已經(jīng)建立的處理器架構(gòu)不同，設(shè)計人員可以依靠帶有RISC-V的固定ISA，確保他們的軟件投資的壽命。這種壽命對于功能安全、認(rèn)證和長產(chǎn)品生命周期很重要的嵌入式應(yīng)用程序特別有利。

凍結(jié)的ISA

為了實現(xiàn)RISC-V的廣泛使用并讓市場決定處理器架構(gòu)，RISC-V背后的加州大學(xué)伯克利分校工程團(tuán)隊在2014年第25屆熱芯片研討會上介紹該技術(shù)前不久凍結(jié)了ISA。隨著2015年，非營利性RISC-V基金會成員的任務(wù)是指導(dǎo)HW/SW規(guī)范和生態(tài)系統(tǒng)的未來發(fā)展，以及推動ISA的采用。隨著基本ISA的確定和可選擴(kuò)展的可用，設(shè)計人員可以實施針對其特定工作負(fù)載量身定制的處理器，而不必圍繞標(biāo)準(zhǔn)的、現(xiàn)成的處理器設(shè)計進(jìn)行工作，這種設(shè)計幾乎沒有任何定制空間。

許多RTOS和完整的操作系統(tǒng)現(xiàn)在都支持RISC-V。由于Linux操作系統(tǒng)的使用越來越多，RISC-V對嵌入式應(yīng)用程序特別有吸引力。這使設(shè)計人員能夠迅速采用ISA作為直接本地硬件實現(xiàn)的新開放標(biāo)準(zhǔn)架構(gòu)。然而，即使不使用Linux，ISA所提供的凍結(jié)架構(gòu)、壽命、可移植性和可靠性也是需要考慮的關(guān)鍵因素。

RISC-V擴(kuò)展

凍結(jié)的ISA意味著軟件可以開發(fā)一次并在任何支持正在使用的擴(kuò)展（如果有）的RISC-V設(shè)備上無限期運(yùn)行。擴(kuò)展是添加新指令的唯一方法。目前，有五個擴(kuò)展名，也已被凍結(jié)。這些擴(kuò)展包括：

M表示整數(shù)乘除。

A原子指令

F表示單精度浮點(diǎn)

D表示雙精度浮點(diǎn)

C用于壓縮指令

RISC-V處理器優(yōu)勢

這種可預(yù)測性和簡單性對處理器設(shè)計和軟件開發(fā)有很多好處。讓我們一一來看看。

長壽

RISC-VISA提供了一個穩(wěn)定、干凈的設(shè)計平臺，在用戶和特權(quán)模式之間有清晰和安全的分離，因為ISA是固定的并且包含少于50條指令。如果全部實現(xiàn)多個標(biāo)準(zhǔn)擴(kuò)展，總數(shù)仍不足200個。不是引入新版本的ISA，而是通過擴(kuò)展對標(biāo)準(zhǔn)指令集進(jìn)行添加，便于未來設(shè)計增加穩(wěn)定性。更少的指令意味著可以創(chuàng)建更簡單的架構(gòu)，從而提高處理器實施的成本效益和功率效率。對于軟件開發(fā)人員來說，這意味著保留投資。一次編寫軟件并在任何RISC-V內(nèi)核上永久運(yùn)行。這對于必須支持?jǐn)?shù)十年的產(chǎn)品壽命長的產(chǎn)品通常至關(guān)重要，

可移植性

RISC-V使設(shè)計更容易擴(kuò)大到大批量。例如，設(shè)計可以在運(yùn)行軟RISC-V內(nèi)核的FPGA中開始發(fā)貨（圖1）。由于該軟件將在任何具有RISC-V內(nèi)核的設(shè)備上完全可移植，因此設(shè)計人員擁有本質(zhì)上是“免版稅”的處理器子系統(tǒng)RTL代碼，可以在硬件中實現(xiàn)。設(shè)計人員可以修改、調(diào)整和遷移他們的設(shè)計到最適合他們產(chǎn)品的平臺。如果選定的FPGA需要更換為下一代器件，則無需重新編寫軟件代碼。現(xiàn)有的源RTL只需重新定位到另一個FPGA。此外，如果數(shù)量達(dá)到足夠高的水平，則可以將相同的RTL源重新定位到ASIC，而無需支付任何特許權(quán)使用費(fèi)。

圖2.RISC-VIP內(nèi)核圖表。

可靠性和安全性

RISC-V的靈活性實現(xiàn)了獨(dú)特的解決方案，特別是對于需要功能安全的嵌入式設(shè)計。例如，在具有多個功能等效內(nèi)核的系統(tǒng)中，這些內(nèi)核自主設(shè)計以實現(xiàn)終極冗余。一個這樣的內(nèi)核可能是MicrosemiMi-VRV32IM，另一個內(nèi)核可能是功能相同但完全不同的內(nèi)部設(shè)計。RISC-V還允許在微架構(gòu)上完全靈活；因此一個內(nèi)核可以為數(shù)據(jù)和指令高速緩存提供單事件翻轉(zhuǎn)（SEU）保護(hù)措施?？梢允褂迷S多其他安全預(yù)防技術(shù)，因為RISC-V允許訪問RTL。

雖然Intelx86和ARM處理器架構(gòu)的成熟變體不太可能很快消失，但鑒于設(shè)計人員必須自由定制，RISC-V處理器生態(tài)系統(tǒng)已準(zhǔn)備好在嵌入式市場快速增長。處理器架構(gòu)的設(shè)計本質(zhì)上是靈活的，因此實現(xiàn)可以在硬件中加速某些操作，或者，例如，專門針對低功耗進(jìn)行優(yōu)化。設(shè)計人員還可以靈活地連接他們想要的任何總線接口，而不是僅僅依賴于成熟的處理器供應(yīng)商提供的總線。由于ISA的固定性質(zhì)，RISC-V微體系結(jié)構(gòu)的任何變化都是可以接受的。

RISC-V資源

要為您的下一個設(shè)計了解更多關(guān)于RISC-V的信息，可以從幾個地方開始。

有關(guān)RISC-V及其成員的背景信息，請訪問RISC-V基金會網(wǎng)站。如果您想直接投入并開始為RISC-V內(nèi)核編寫C代碼，請訪問Microsemi的Github站點(diǎn)并查看IGLOO2創(chuàng)意開發(fā)板RISC-V項目。Microsemi是第一家提供開放架構(gòu)RISC-VIP內(nèi)核和綜合軟件IDE解決方案的FPGA供應(yīng)商。設(shè)計人員可以在多個基于閃存的FPGA中部署RISC-VIP內(nèi)核，包括PolarFireFPGA、IGLOO2和RTG4設(shè)備。Mi-VCreative板（圖2）包含一個IGLOO2FPGA，預(yù)編程了一個RISC-V內(nèi)核，可以開箱即用地運(yùn)行“helloworld”。

對于軟件代碼開發(fā)，托管在Linux或Windows平臺上的基于Eclipse的軟控制臺集成開發(fā)環(huán)境（IDE）提供了完整的開發(fā)支持，包括C或C++編譯器和調(diào)試器功能。MicrosemiRISC-VIP內(nèi)核、LiberoSoC開發(fā)軟件和軟控制臺IDE都可以從MicrosemiGithub站點(diǎn)免費(fèi)下載。

憑借其凍結(jié)的ISA、簡單性、可移植性和可靠性，RISC-V為設(shè)計人員提供了一種全新的處理器范例，以超越既定處理器現(xiàn)狀的限制并突破創(chuàng)新的界限。