挑戰(zhàn)：

在設計ATE Load Board的時候我們經(jīng)常會遇到大電流的電源設計，這些大電流能夠達到數(shù)百安培級別，這給我們的電源完整性（PI）設計帶來了極大的挑戰(zhàn)。一個理想的測試系統(tǒng)電源應該具有無電流限制，沒有紋波，沒有延時的特點。但實際測試系統(tǒng)中，特別是PCB上的電源路徑存在很多阻抗，容抗，感抗，會極大的影響電流電壓的響應能力，特別是在快速大電流變換的時候。

下圖顯示了小電流和大電流的兩種情形：

1小電流：電流變換是無明顯電壓drop

2大電流：電流變換時出現(xiàn)明顯電壓drop。ATE測試時，電壓drop會引起芯片復位，造成測試狀態(tài)丟失

季豐擁有豐富的大電流Load board設計經(jīng)驗，下面我們從原理圖設計和layout設計兩方面來講述如何應對ATE Load board大電流設計的問題。

在原理圖設計方面需要注意以下幾個方面：

確定大電流電源需要使用的DPS種類后分配足夠的通道數(shù)；

根據(jù)對應DPS總類和通道數(shù)計算好電容總量；

根據(jù)對應電源的的Spec分配好電容種類與數(shù)量，使用更多的低值電容，而不是更少的高值電容。

在layout設計方面需要注意以下幾個方面：

根據(jù)待測芯片的封裝類型在DUT設置盡量大的過孔類型；

根據(jù)電容封裝類型設置上數(shù)量多和尺寸大的過孔；

DUT每個電源pin上需要放上對應的小容值電容；

其他電容根據(jù)電容容值大小依次放置在對應的電源路徑上；

疊層方面讓電源和地平面成為相鄰的平面層，平面之間的介質(zhì)要盡量薄，形成電容效應；讓電源平面更靠近DUT側(cè)；

電源平面設置多層且2oz以上銅厚。

通過仿真確定電源完整性（PI）

除了以上通用的需要注意的地方，還有許多case by case的設計細節(jié)，硬件設計工程師會針對不用DUT及電源配置做設計優(yōu)化。

原文標題：ATE Load Board大電流設計

文章出處：【微信公眾號：上海季豐電子】歡迎添加關注！文章轉(zhuǎn)載請注明出處。

審核編輯：湯梓紅