在使用Altium Designer的過程中

我們收到許多用戶的提問

Q&A系列將針對用戶關(guān)注度較高的問題

請Altium技術(shù)專家為大家答疑解惑

項(xiàng)目原理圖出現(xiàn)的驗(yàn)證錯誤的含義

在驗(yàn)證項(xiàng)目中的原理圖時，編譯器可以生成各種信息。

在哪里可以找到完整的編譯錯誤列表信息？

驗(yàn)證Validate項(xiàng)目時（老版本上叫做編譯Compile），會執(zhí)行電氣規(guī)則檢查 (ERC)。此檢查將根據(jù)“Project ? Project Options”中“Error Reporting ”和“Connection Matrix”選項(xiàng)卡下指定的項(xiàng)目選項(xiàng)報(bào)告違規(guī)情況。下面鏈接描述了所有編譯違規(guī)項(xiàng)以及如何解決違規(guī)項(xiàng)的詳細(xì)信息。

Project Compiler Violations Reference:

https://www.altium.com/documentation/altium-designer/project-compiler-violations-reference-ad

打開上面鏈接，里面有如下圖所示的鏈接，可以根據(jù)自己的編譯違規(guī)項(xiàng)對照查找相應(yīng)的解釋。

注意：

在Altium Designer 20.0之前的軟件版本中，必須手動編譯項(xiàng)目以構(gòu)建統(tǒng)一數(shù)據(jù)模型。從AD20.0起，設(shè)計(jì)數(shù)據(jù)模型在每次用戶操作后是通過動態(tài)編譯進(jìn)行更新-創(chuàng)建動態(tài)數(shù)據(jù)模型（DDM）。所涉及的項(xiàng)目不需要手動編譯，一切都是自動完成的。

驗(yàn)證的過程是為整個項(xiàng)目生成有效網(wǎng)表不可獲取的一部分。在編譯期間，可以根據(jù)設(shè)計(jì)項(xiàng)目選項(xiàng)（Project Options…）中定義的規(guī)則（分別在 Error Reporting 和Connection Matrix選項(xiàng)卡上）驗(yàn)證原理圖中的連通性。

審核編輯 ：李倩