chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

xilinx的FPGA時(shí)鐘結(jié)構(gòu)

FPGA之家 ? 來(lái)源:FPGA之家 ? 作者:FPGA之家 ? 2022-06-13 10:07 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

xilinx 的 FPGA 時(shí)鐘結(jié)構(gòu),7 系列 FPGA 的時(shí)鐘結(jié)構(gòu)和前面幾個(gè)系列的時(shí)鐘結(jié)構(gòu)有了很大的區(qū)別,7系列的時(shí)鐘結(jié)構(gòu)如下圖所示。

5dda19ba-eaac-11ec-ba43-dac502259ad0.png

Clock Region:FPGA 內(nèi)部分成了很多個(gè)時(shí)鐘區(qū)域。

Horizontal Center:FPGA被 Horizontal Center 分成上下兩個(gè)部分,每個(gè)部分包含16個(gè) BUFG 。

Clock Backbone:全局時(shí)鐘線的主干道,將 FPGA 分成了左右兩部分,所有的全局時(shí)鐘布線均要從此經(jīng)過(guò)。

HROW:水平時(shí)鐘線,從水平方向貫穿每個(gè)時(shí)鐘區(qū)域的中心區(qū)域,將時(shí)鐘區(qū)域分成上下完全一致的兩部分。全局時(shí)鐘線進(jìn)入每個(gè)時(shí)鐘區(qū)域的邏輯資源時(shí),必須經(jīng)過(guò)水平時(shí)鐘線。

I/O Column:外部信號(hào)/時(shí)鐘輸入管腳。

CMT Backbone:對(duì)于相鄰時(shí)鐘區(qū)域的時(shí)鐘布線,可以不使用珍貴的全局時(shí)鐘網(wǎng)絡(luò),而使用每個(gè)時(shí)鐘區(qū)域都包含的 CMT Backbone 通道。

CMT Column:每個(gè)時(shí)鐘區(qū)域都包含一個(gè)CMT,一個(gè)CMT由一個(gè)MMCM和一個(gè)PLL組成。

GT Column:內(nèi)含高速串行收發(fā)器。

總結(jié)來(lái)說(shuō),F(xiàn)PGA 實(shí)際上就是被分成很多個(gè)大小一樣時(shí)鐘區(qū)域,每個(gè)時(shí)鐘區(qū)域既可單獨(dú)工作又可通過(guò)全局時(shí)鐘 Clock BackBone 統(tǒng)一工作,同時(shí)水平相鄰的時(shí)鐘區(qū)域又可通過(guò) HROW 來(lái)統(tǒng)一工作,上下相鄰的時(shí)鐘區(qū)域又可通過(guò) CMT Backbone 統(tǒng)一工作。

Xilinx 7系列時(shí)鐘區(qū)域

5e8254d6-eaac-11ec-ba43-dac502259ad0.png

BUFG 即為全局時(shí)鐘緩沖器,從圖上看到,其輸出時(shí)鐘通過(guò) Clock Backbone 可以到達(dá)任意一個(gè)時(shí)鐘區(qū)域,而且 BUFG 通過(guò) HROW 到達(dá)時(shí)鐘區(qū)域內(nèi)部的每個(gè)邏輯單元。

BUFH 即為水平時(shí)鐘緩沖器,它相當(dāng)于一個(gè)功能受限的 BUFG ,其輸出時(shí)鐘只能通過(guò) HROW 在左右相鄰的時(shí)鐘區(qū)域內(nèi)工作。

BUFIO 即為 IO 時(shí)鐘緩沖器,其輸出時(shí)鐘只能作用在一個(gè)時(shí)鐘區(qū)域的 IO 寄存器處,無(wú)法在 FPGA 內(nèi)部邏輯使用。

BUFR 即為區(qū)域時(shí)鐘緩沖器,其輸出只能作用在一個(gè)時(shí)鐘區(qū)域,相當(dāng)于 BUFH 的 mini 版。

BUFMR 即為多區(qū)域時(shí)鐘緩沖器,其輸出作用在本時(shí)鐘區(qū)域,還可以通過(guò) CMT Backbone 作用在上下相鄰兩個(gè)時(shí)鐘區(qū)域。

MMCM、PLL 即時(shí)鐘管理模塊,用來(lái)消除時(shí)鐘的延遲、抖動(dòng)以及產(chǎn)生各種不同頻率的時(shí)鐘。

CC 即為外部時(shí)鐘輸入管腳,其管腳在內(nèi)部可以連接到 BUFG、BUFR、BUFIO、BUFH、MMCM、PLL 等,看具體的應(yīng)用具體連接。下圖所示為更為細(xì)致的 CC 管腳連接圖。一個(gè)時(shí)鐘區(qū)域有 4 對(duì) CC 管腳,其中 2 對(duì) SRCC ,2 對(duì) MRCC 。SRCC 作為區(qū)域時(shí)鐘使用時(shí),只能連接本時(shí)鐘區(qū)域的 BUFR 和 BUFIO 。而 MRCC 則還可以通過(guò)BUFMR作用在上下相鄰的時(shí)鐘區(qū)域。

5ed33b8a-eaac-11ec-ba43-dac502259ad0.png

Xilinx 7系列時(shí)鐘詳細(xì)描述

xilinx 7 系列 FPGA 里面,一個(gè) CMT 包含一個(gè) PLL 和一個(gè) MMCM。Ultra 系列 FPGA 里面包含兩個(gè) PLL 和 一個(gè) MMCM 。所以本文以 7 系列介紹。

1.IO 的時(shí)鐘分布

5f0b129e-eaac-11ec-ba43-dac502259ad0.png

2.芯片上位置

BUFG、BUFR、BUFH、BUFIO 在芯片上所處位置如下圖所示

5f376e52-eaac-11ec-ba43-dac502259ad0.jpg

將BUFR、BUFIO、BUFMR 放大如下圖所示

5f84a6fe-eaac-11ec-ba43-dac502259ad0.jpg

3.驅(qū)動(dòng)能力對(duì)比

結(jié)合 BUF 在芯片上的位置,以及下圖不難理解BUFG、BUFH、BUFR、BUFIO的驅(qū)動(dòng)能力強(qiáng)弱。

5fd09c62-eaac-11ec-ba43-dac502259ad0.png

5ffe15fc-eaac-11ec-ba43-dac502259ad0.png

物理管腳 IO

SRCC:外部差分時(shí)鐘或者單端時(shí)鐘驅(qū)動(dòng),只能作用于本區(qū)域時(shí)鐘:4個(gè)BUFIO、4個(gè)BUFR、本時(shí)鐘區(qū)域的CMT以及上下相鄰時(shí)鐘區(qū)域的CMT、16個(gè)BUFG、本時(shí)鐘區(qū)域以及水平相鄰時(shí)鐘區(qū)域的BUFH。

MRCC:外部差分時(shí)鐘或者單端時(shí)鐘驅(qū)動(dòng),只能作用于本區(qū)域時(shí)鐘:4個(gè)BUFIO、4個(gè)BUFR、2個(gè)BUFMR、本時(shí)鐘區(qū)域的CMT以及上下相鄰時(shí)鐘區(qū)域的CMT、16個(gè)BUFG、本時(shí)鐘區(qū)域以及水平相鄰時(shí)鐘區(qū)域的BUFH。

FPGA 芯片內(nèi)部

BUFIO:在相同的時(shí)鐘區(qū)域內(nèi),其可以被 MRCC、SRCC、MMCM 的 CLKOUT0~3、CLKFBOUT 驅(qū)動(dòng),還可以被本時(shí)鐘區(qū)域以及上下相鄰區(qū)域的 BUFMR 驅(qū)動(dòng);其只能驅(qū)動(dòng)本時(shí)鐘區(qū)域內(nèi)的 ILOGIC、OLOGIC。

BUFR:在相同時(shí)鐘區(qū)域內(nèi),其可以被MRCC、SRCC、MMCM的CLKOUT0~3、CLKFBOUT驅(qū)動(dòng),還可以被本時(shí)鐘區(qū)域以及上下相鄰區(qū)域的BUFMR驅(qū)動(dòng);其能驅(qū)動(dòng)本時(shí)鐘區(qū)域內(nèi)的CMT、本時(shí)鐘區(qū)域內(nèi)所有邏輯單元、以及16個(gè)BUFG(不推薦)。

BUFMR:其只能被本時(shí)鐘區(qū)域的MRCC以及某些GT時(shí)鐘驅(qū)動(dòng);其能驅(qū)動(dòng)本時(shí)鐘區(qū)域以及上下相鄰區(qū)域的BUFIO、BUFR。

BUFG:其能被每個(gè)時(shí)鐘區(qū)域內(nèi)的SRCC、MRCC、CMT、GT、BUFR(不推薦)、其他BUFG;其可以驅(qū)動(dòng)CMT、GT時(shí)鐘、其他BUFG、FPGA內(nèi)任何邏輯單元、BUFH。

BUFH:其能被本時(shí)鐘區(qū)域以及左右相鄰時(shí)鐘區(qū)域內(nèi)的SRCC、MRCC、CMT、BUFG、GT時(shí)鐘驅(qū)動(dòng);其能驅(qū)動(dòng)本時(shí)鐘區(qū)域的CMT、GT時(shí)鐘、以及本時(shí)鐘區(qū)域內(nèi)的所有邏輯單元。

GT時(shí)鐘之RXUSERCLK、TXUSERCLK:其能被任何BUFG、以及本時(shí)鐘區(qū)域內(nèi)的BUFH驅(qū)動(dòng);其只能驅(qū)動(dòng)專(zhuān)用的串行收發(fā)器模塊。

GT時(shí)鐘之RXOUTCLK、TXOUTCLK:其被專(zhuān)用的串行收發(fā)器模塊驅(qū)動(dòng);其能驅(qū)動(dòng)BUFG、相同時(shí)鐘區(qū)域內(nèi)的CMT、BUFMR、BUFH以及相鄰時(shí)鐘區(qū)域內(nèi)的BUFH。

MGTREFCLK:其被外部MGT時(shí)鐘源驅(qū)動(dòng);其能驅(qū)動(dòng)BUFG、相同時(shí)鐘區(qū)域內(nèi)的CMT、BUFMR、BUFH以及相鄰時(shí)鐘區(qū)域內(nèi)的BUFH。

CMT(PLL&MMCM):其能被BUFG、SRCC(本時(shí)鐘區(qū)域以及上下相鄰時(shí)鐘區(qū)域)、MRCC(本時(shí)鐘區(qū)域以及上下相鄰時(shí)鐘區(qū)域)、GT(本時(shí)鐘區(qū)域)、BUFR(本時(shí)鐘區(qū)域或者上下相鄰時(shí)鐘區(qū)域加上BUFMR)、BUFMR、MMCM/PLL.CLKOUT0~3驅(qū)動(dòng);其能驅(qū)動(dòng)BUFG、相同時(shí)鐘區(qū)域內(nèi)的BUFIO、BUFR、BUFH以及水平相鄰的時(shí)鐘區(qū)域的BUFH、MMCM/PLL。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22204

    瀏覽量

    626765
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2190

    瀏覽量

    128755

原文標(biāo)題:參考鏈接

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    一文詳解xilinx 7系列FPGA配置技巧

    本文旨在通過(guò)講解不同模式的原理圖連接方式,進(jìn)而配置用到引腳的含義(手冊(cè)上相關(guān)引腳含義有四、五頁(yè),通過(guò)本文理解基本上能夠記住所有引腳含義以及使用場(chǎng)景),熟悉xilinx 7系列配置流程,以及設(shè)計(jì)原理圖時(shí)需要注意的一些事項(xiàng),比如flash與FPGA的上電時(shí)序。
    的頭像 發(fā)表于 08-30 14:35 ?6165次閱讀
    一文詳解<b class='flag-5'>xilinx</b> 7系列<b class='flag-5'>FPGA</b>配置技巧

    XILINX XCZU67DR FPGA完整原理圖

    電子發(fā)燒友網(wǎng)站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費(fèi)下載
    發(fā)表于 05-30 15:29 ?2次下載

    Xilinx Ultrascale系列FPGA時(shí)鐘資源與架構(gòu)解析

    Ultrascale是賽靈思開(kāi)發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu),相比7系列的28nm工藝,Ultrascale采用20nm的工藝,主要有2個(gè)系列:Kintex和Virtex
    的頭像 發(fā)表于 04-24 11:29 ?1698次閱讀
    <b class='flag-5'>Xilinx</b> Ultrascale系列<b class='flag-5'>FPGA</b>的<b class='flag-5'>時(shí)鐘</b>資源與架構(gòu)解析

    xilinx FPGA IOB約束使用以及注意事項(xiàng)

    xilinx FPGA IOB約束使用以及注意事項(xiàng) 一、什么是IOB約束 在xilinx FPGA中,IOB是位于IO附近的寄存器,是FPGA
    的頭像 發(fā)表于 01-16 11:02 ?1330次閱讀
    <b class='flag-5'>xilinx</b> <b class='flag-5'>FPGA</b> IOB約束使用以及注意事項(xiàng)

    【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】Key-test

    硬件: 一Xilinx XC7A100T FPGA開(kāi)發(fā)板 二12V電源適配器 三下載器 四 win10筆記本 軟件: 一Vivado (指導(dǎo)手冊(cè)有詳細(xì)的安裝下載流程) 二官方按鍵示例工程 按鍵示例
    發(fā)表于 01-09 16:08

    如果用FPGA采集AD1672,如何保障FPGA時(shí)鐘同1672時(shí)鐘一致?

    第一次用這種AD芯片,買(mǎi)了個(gè)開(kāi)發(fā)板,發(fā)現(xiàn),開(kāi)發(fā)板母板上沒(méi)有晶振。請(qǐng)教幾個(gè)問(wèn)題。 1。母板上用的時(shí)鐘是SCLK作為源時(shí)鐘嗎? 2、如果用FPGA采集AD1672,如何保障FPGA
    發(fā)表于 12-24 06:17

    基于Xilinx ZYNQ7000 FPGA嵌入式開(kāi)發(fā)實(shí)戰(zhàn)指南

    電子發(fā)燒友網(wǎng)站提供《基于Xilinx ZYNQ7000 FPGA嵌入式開(kāi)發(fā)實(shí)戰(zhàn)指南.pdf》資料免費(fèi)下載
    發(fā)表于 12-10 15:31 ?38次下載

    調(diào)試Xilinx Zynq + ADS58C48,ADC使用的是LVDS模式,ADC不能正常工作怎么解決?

    我正在調(diào)試Xilinx Zynq + ADS58C48,ADC使用的是LVDS模式,ADC不能正常工作。有以下幾點(diǎn)問(wèn)題: 1)通過(guò)Xilinx FPGA差分原語(yǔ)輸給ADC一個(gè)10MHz的差分
    發(fā)表于 12-10 07:34

    【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】測(cè)試一

    感謝米爾電子和電子發(fā)燒友提供的米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板。 MYD-J7A100T用的 FPGAXILINX 公司 ARTIX-7 系列的 XC 7A1
    發(fā)表于 12-08 08:48

    DAC5675的數(shù)據(jù)和時(shí)鐘到底怎么設(shè)計(jì)才算合理?

    目前正在使用TI公司的高速數(shù)模轉(zhuǎn)換芯片DAC5675,在設(shè)計(jì)中我們使用Xilinx公司的XC2V3000FPGA給DA芯片發(fā)送數(shù)據(jù),時(shí)鐘也是FPGA發(fā)送,在轉(zhuǎn)換速率高于150MHz時(shí)
    發(fā)表于 12-04 06:45

    采用Xilinx FPGA的AFE79xx SPI啟動(dòng)指南

    電子發(fā)燒友網(wǎng)站提供《采用Xilinx FPGA的AFE79xx SPI啟動(dòng)指南.pdf》資料免費(fèi)下載
    發(fā)表于 11-15 15:28 ?0次下載
    采用<b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>的AFE79xx SPI啟動(dòng)指南

    【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】+04.SFP之Aurora測(cè)試(zmj)

    加重、接收均衡、時(shí)鐘發(fā)生器和時(shí)鐘恢復(fù)等;PCS內(nèi)部集成了8b/10b編解碼、彈性緩沖區(qū)、通道綁定和時(shí)鐘修正等。 在AMD-Xilinx-Artix-7系列的
    發(fā)表于 11-14 21:29

    Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性

    Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應(yīng)用接口及一些特性。
    的頭像 發(fā)表于 11-05 15:45 ?4124次閱讀
    <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b> PCIe Gen3的應(yīng)用接口及特性

    詳解FPGA的基本結(jié)構(gòu)

    ZYNQ PL 部分等價(jià)于 Xilinx 7 系列 FPGA,因此我們將首先介紹 FPGA 的架構(gòu)。簡(jiǎn)化的 FPGA 基本結(jié)構(gòu)由 6 部分組
    的頭像 發(fā)表于 10-25 16:50 ?4045次閱讀
    詳解<b class='flag-5'>FPGA</b>的基本<b class='flag-5'>結(jié)構(gòu)</b>

    如何申請(qǐng)xilinx IP核的license

    在使用FPGA的時(shí)候,有些IP核是需要申請(qǐng)后才能使用的,本文介紹如何申請(qǐng)xilinx IP核的license。
    的頭像 發(fā)表于 10-25 16:48 ?1868次閱讀
    如何申請(qǐng)<b class='flag-5'>xilinx</b> IP核的license