目前，替代性的金屬化材料（例如釕）和替代性的金屬化制程（例如半鑲嵌），正被密集的研究中，以前進2納米或者以下制程技術的前段（BEOL）和中段（MOL ）互聯(lián)。

在前段設計中，imec提出了一種半鑲嵌（semi-damascene）整合技術，作為傳統(tǒng)的雙重鑲嵌（dual-damascene）的替代方案。為了能夠完全的發(fā)揮這種結構技術的潛力，需要有除了銅（Cu）或鈷（Co）以外的其他金屬，它們可以被沉積而無擴散阻擋層，且具有高的體電阻率，并可以被圖模式的使用，例如：減成蝕刻。這個結構也可以增加互連的高度，并結合氣隙作為電介質(zhì)，將有望減少阻容（RC）延遲，這是后段制程的主要瓶頸。

Imec首次使用「釕」進行金屬化，并在300mm晶圓上制造并特性化了雙金屬層的半鑲嵌模組。在30納米金屬間距線的測試結構顯示，有超過80％以上的可重復性（無短路跡象），且使用壽命超過10年。同時釕的氣隙結構的物理穩(wěn)定性可與傳統(tǒng)的銅雙重鑲嵌結構相比。

Imec還展示了在先進MOL接觸插塞中，使用「釕」替代鈷或鎢的優(yōu)勢。imec CMOS元件技術總監(jiān)Naoto Horiguchi指出，無阻絕層的釕，有潛力進一步減小因縮小接觸面積而產(chǎn)生的接觸電阻。

在一項評測研究中，imec評估了釕和鈷，結果表明釕是替代MOL狹窄溝槽中的鈷，最有希望的候選方案。在0.3納米氮化鈦（TiN）內(nèi)襯（無阻擋層）的孔洞，填充釕的電阻的性能，優(yōu)于在相當?shù)闹瞥讨刑畛溻挘ㄓ?.5納米氮化鈦阻擋層）。研究還證明，釕作為源極和汲極接觸材料，在p-硅鍺（SiGe）和n-硅（Si）上的接觸電阻率都較低，約為10-9Ωcm-2。

本文整合自：CTIMES、摩爾芯聞

責任編輯：符乾江