近日，全球知名的EDA（電子設(shè)計(jì)自動(dòng)化）大廠Cadence宣布了一項(xiàng)重要合作成果：聯(lián)發(fā)科（MediaTek）已選擇采用其人工智能驅(qū)動(dòng)的Cadence Virtuoso Studio和Spectre X Simulator工具，在英偉達(dá)（NVIDIA）的加速計(jì)算平臺(tái)上進(jìn)行2nm芯片的開(kāi)發(fā)工作。

隨著半導(dǎo)體設(shè)計(jì)規(guī)模的不斷擴(kuò)大和復(fù)雜性的急劇提升，先進(jìn)節(jié)點(diǎn)技術(shù)的研發(fā)對(duì)于SoC（系統(tǒng)級(jí)芯片）提供商而言，無(wú)疑是一場(chǎng)日益嚴(yán)峻的考驗(yàn)。特別是在追求極致性能和快速周轉(zhuǎn)時(shí)間（TAT）的背景下，2nm高速模擬IP（知識(shí)產(chǎn)權(quán)模塊）的設(shè)計(jì)更是挑戰(zhàn)重重。

為了應(yīng)對(duì)這些挑戰(zhàn)，聯(lián)發(fā)科決定借助Cadence經(jīng)過(guò)市場(chǎng)驗(yàn)證的定制/模擬設(shè)計(jì)解決方案。這些方案不僅具備卓越的性能和穩(wěn)定性，更通過(guò)AI技術(shù)的加持，實(shí)現(xiàn)了生產(chǎn)力的顯著提升。據(jù)透露，聯(lián)發(fā)科在采用這些AI增強(qiáng)的Cadence工具后，其芯片設(shè)計(jì)效率提高了30%，這無(wú)疑為2nm芯片的研發(fā)工作注入了強(qiáng)大的動(dòng)力。

此次合作不僅彰顯了Cadence在EDA領(lǐng)域的領(lǐng)先地位，也再次證明了AI技術(shù)在半導(dǎo)體設(shè)計(jì)領(lǐng)域中的巨大潛力。隨著技術(shù)的不斷進(jìn)步和應(yīng)用場(chǎng)景的不斷拓展，我們有理由相信，未來(lái)的半導(dǎo)體設(shè)計(jì)將會(huì)更加高效、智能和可靠。而聯(lián)發(fā)科與Cadence的這次攜手，無(wú)疑為整個(gè)行業(yè)的發(fā)展樹(shù)立了新的標(biāo)桿。