IBM于2021年完成了2納米技術(shù)的突破。據(jù)預(yù)計(jì)，IBM 2nm工藝或能在每平方毫米芯片上集成3.33億個(gè)晶體管。相比7nm工藝提升了45%的性能或者減少75%的功耗，預(yù)計(jì)2024年量產(chǎn)。

在這個(gè)芯片上，IBM用上了一個(gè)被稱為納米片堆疊的晶體管，它將NMOS晶體管堆疊在PMOS晶體管的頂部，而不是讓它們并排放置以獲取電壓信號(hào)并將位從1翻轉(zhuǎn)為零或從0翻轉(zhuǎn)為1。這些晶體管被稱為gate all around或GAA晶體管。

據(jù)半導(dǎo)體行業(yè)觀察讀者肖德元對(duì)其的解讀，“也就是說IBM已經(jīng)開始考慮將CFET應(yīng)用到它的2nm Power 系列產(chǎn)品了。CFETs是Complementary FETs的縮寫。在CFETs中， 彼此之間堆疊nFET和pFET納米線或納米薄片。CFET可以將一個(gè)nFET堆疊在pFET上，或者在兩個(gè)pFETs的頂部堆疊兩個(gè)nFETs。這樣做的主要優(yōu)點(diǎn)是節(jié)省面積從而帶來一些功率和性能上的好處，適用于2nm以后技術(shù)節(jié)點(diǎn)。”

據(jù)《中央社》報(bào)導(dǎo)，臺(tái)灣地區(qū)工研院產(chǎn)科國(guó)際所研究總監(jiān)楊瑞臨指出，IBM發(fā)表2nm制程對(duì)于半導(dǎo)體產(chǎn)業(yè)是一件大事，象征著GAA架構(gòu)的可行性，讓臺(tái)積電、三星朝著2nm制程研發(fā)加速，雖然這可能使得臺(tái)積電的競(jìng)爭(zhēng)壓力增加，但臺(tái)積電有著眾多客戶，可以有效縮短學(xué)習(xí)曲線、良率提升以及降低成本。

同為美國(guó)公司的英特爾公司也在進(jìn)行 2 納米工藝的研發(fā)。據(jù)英特爾的最新路線圖，2024 年上半年英特爾的Intel 20A（20 埃 = 2nm）工藝將亮相，新節(jié)點(diǎn)將帶來 15% 的性能提升。這將是英特爾的第一個(gè) HNS（他們稱之為 RibbonFET），他們還將引入背面供電（他們稱之為 PowerVia）。背面供電解決了 IR 功率下降問題，同時(shí)使前端互連更容易。他們估計(jì)，這個(gè)工藝的密度較之上一代提高了 1.6 倍。

而英特爾公司CEO基辛格也表示，英特爾可望比預(yù)訂時(shí)程提前達(dá)成一項(xiàng)重要的科技里程碑，重拾技術(shù)領(lǐng)先優(yōu)勢(shì)，會(huì)在2024年底重奪晶圓代工制程寶座，比先前的目標(biāo)2025年提早。

本文整合自：半導(dǎo)體行業(yè)觀察、摩爾芯聞

責(zé)任編輯：符乾江