功耗是芯片中比較重要的一個(gè)性能指標(biāo)，有時(shí)甚至可以決定一個(gè)芯片的成敗。眾所周知，前段時(shí)間鬧得沸沸揚(yáng)揚(yáng)的“驍龍火龍”事件，就大大影響了這款芯片的市占率。對(duì)于工業(yè)級(jí)和車規(guī)級(jí)的芯片，功耗的高低體現(xiàn)的不是很明顯。對(duì)于消費(fèi)級(jí)芯片（如手機(jī)CPU，IoT芯片等），由于往往應(yīng)用在小型移動(dòng)設(shè)備中，低功耗設(shè)計(jì)就顯得尤為重要。

有業(yè)內(nèi)專家曾經(jīng)指出，在不同的設(shè)計(jì)層次，進(jìn)行功耗優(yōu)化的效果也不同。下表顯示了在一個(gè)產(chǎn)品的不同周期，可以減少功耗的百分比。

設(shè)計(jì)層次	降低功耗百分比
版圖級(jí)	<5%
晶體管級(jí)	5%
門級(jí)	10%
RTL級(jí)	20%
系統(tǒng)級(jí)	>50%

從芯片層級(jí)，降低功耗的方法可以從工藝和設(shè)計(jì)兩方面入手。其中，工藝的優(yōu)化是fab廠的工程師需要考慮的，作為一名芯片碼農(nóng)，主要考慮的就是設(shè)計(jì)層次。從設(shè)計(jì)層面，降低功耗的方法主要有下面兩點(diǎn)：做門控時(shí)鐘，做模塊并行。

門控時(shí)鐘介紹

一般來講，時(shí)鐘樹貫穿于整個(gè)芯片內(nèi)部，由大量的buffer和反相器組成。時(shí)鐘信號(hào)作為芯片中toggle率最高的信號(hào)，功耗可高達(dá)整個(gè)芯片功耗的30%，甚至更高。加入門控時(shí)鐘（clock gating，cg）電路，可大大降低時(shí)鐘樹的toggle行為，從而降低開關(guān)功耗。此外，時(shí)鐘引腳開關(guān)行為的減少，寄存器的內(nèi)部功耗也會(huì)減少。門控時(shí)鐘是減少功耗的有力手段，在時(shí)鐘被門控關(guān)閉后，該時(shí)鐘網(wǎng)絡(luò)和其中的寄存器都會(huì)停止翻轉(zhuǎn)，因此功耗會(huì)顯著減低。一個(gè)典型的門控時(shí)鐘設(shè)計(jì)如下圖所示：

對(duì)于時(shí)鐘源clk_source經(jīng)過一個(gè)額外的與門U2A，當(dāng)clk_en為高時(shí)，clk_source能過通過到達(dá)U1A觸發(fā)器，當(dāng)clk_en為低時(shí)clk_source無法到達(dá)觸發(fā)器。當(dāng)clk_en為低時(shí)，觸發(fā)器及其時(shí)鐘網(wǎng)絡(luò)中的所有組合邏輯停止翻轉(zhuǎn)，out端保持不變。由于clk_source經(jīng)過了U2A與門，所有會(huì)產(chǎn)生一定的時(shí)鐘偏移。在波形分析上，下面這個(gè)圖可以比較好的理解門控時(shí)鐘的概念，只有當(dāng)clk_en為高的時(shí)候，clk_out=clk_in，否則，clk_out=0。

cg方法1：使用與邏輯

這個(gè)也是最簡(jiǎn)單的方法，直接將時(shí)鐘使能控制（門控）信號(hào)與時(shí)鐘做"與"邏輯。這個(gè)辦法簡(jiǎn)單粗暴，但是也有一個(gè)嚴(yán)重的缺點(diǎn)：會(huì)有毛刺。當(dāng)clk為低的時(shí)候，clk_en可任意變化，gclk都是低。但當(dāng)clk為高的時(shí)候，clk_en必須保持不變，才能保證沒有毛刺，那什么東西能讓clk_en保持不變呢？答案就是：鎖存器

cg方法2：加入鎖存器

在clk為低時(shí)鎖存器連通、clk為高時(shí)鎖存器鎖住，如下圖：

波形圖如下，可見當(dāng)clk為低的時(shí)候gclk為低沒跑，但clk為高的時(shí)候，gclk的值可看作是clk上升沿采樣的clk_en的值。所以使用Latch可以有效地鎖存clk_en值，同時(shí)不影響clk的周期性。Latch門控時(shí)鐘的本質(zhì)是clk上升沿鎖住了clk_en值，讓clk為高時(shí)clk_temp不會(huì)翻轉(zhuǎn)，所以消除了毛刺。

其RTL代碼如下：

always@(*) begin  if(clk)    clk_temp = clk_en;  else    clk_temp = clk_en;endassign gclk = clk & clk_temp;

cg方法3：使用標(biāo)準(zhǔn)單元庫

雖然使用 latch 可以解決門控時(shí)鐘毛刺的出現(xiàn)，但是時(shí)序也需要嚴(yán)格的約束。FPGA 或 IC 設(shè)計(jì)時(shí)，綜合庫中往往會(huì)有集成門控邏輯單元。此類門控邏輯單元經(jīng)過了大量的更新迭代和驗(yàn)證，使用起來更加的方便、安全。因此一般情況下，門控時(shí)鐘的設(shè)計(jì)也都會(huì)直接調(diào)用專用的集成門控邏輯單元。調(diào)用方式和基本的與門、緩沖器等基本單元類似，直接例化即可。

審核編輯：湯梓紅