電子發(fā)燒友網報道（文/黃晶晶）IP是芯片中具有獨立功能的可復用模塊也是芯片設計的靈魂，可幫助芯片設計減少設計工作量，提升設計效率。IP公司也是能夠更早觸及到行業(yè)變化和發(fā)展的產業(yè)鏈環(huán)節(jié)。在2022中國集成電路設計創(chuàng)新大會暨IC 應用博覽會期間，電子發(fā)燒友采訪了諸多IP廠商高管。時下，IP廠商如何幫助芯片設計進行創(chuàng)新，如何貼合應用趨勢，他們分享了精彩的觀點。

國內高速接口IP產業(yè)興起

接口IP是芯片IP的一個重要門類，實現(xiàn)SoC中嵌入式CPU 訪問外設或與外部設備進行通信、傳輸數據。接口IP產品主要包括 SerDes、USB、DDR、PCIe、MIPI、SATA 等。國內繼EDA初創(chuàng)企業(yè)興起之后，高速接口IP的國產化也成為很多新興公司的研發(fā)方向。國內已經有不少廠商涉足高速接口IP，包括我們此次采訪的芯動科技、奎芯科技、芯耀輝、芯啟源等等。

今年消費電子市場的疲軟讓芯片廠商感受到陣陣寒意，不過新能源汽車、高性能計算等市場整體向好，為接口IP廠商的發(fā)展提供了較好的支撐。

芯動科技VP/技術總監(jiān)高專認為，隨著視頻、數據處理、算力等領域的需求持續(xù)上漲，因此整個HPC高性能計算的應用方向也成大勢所趨。臺積電近期的財報也反映出這點，它的HPC業(yè)務已超過手機業(yè)務，增長強勁。在他看來，CPU/GPU/DPU/NPU等高性能計算芯片都離不開底層IP加持，其中尤以DDR系列技術、Chiplet、高速 SerDes為重中之重。

高專還表示，芯動在高性能IP和芯片定制上鉆研了16年，深諳芯片IP發(fā)展規(guī)律，在各大代工廠和各級別工藝制程全面布局，其全系DDR技術、兼容UCIe的Chiplet、PCIe5.0/6.0高性能計算“三件套”更是處于國際領先水平。在突破內存墻技術上，芯動擁有全球頂尖的全系高端DDR存儲接口解決方案，不僅率先開發(fā)量產了全球最快的LPDDR5/5X/DDR5 IP（10Gbps）解決方案，還首發(fā)了全球速度最高的GDDR6/6X COMBO IP（PAM4-21Gbps），一站式覆蓋DDR5/4、LPDDR5/4、HBM3.0/2E等PHY和控制器IP。針對時下熱門的突破單芯片性能極限Chiplet技術，芯動首發(fā)國產自主研發(fā)物理層兼容UCIe國際標準的IP解決方案-Innolink Chiplet，跨工藝、跨封裝，支持Interposer、Substrate和PCB等3種互聯(lián)方式。此外，芯動32/56/64G SerDes全套解決方案包含了PCIe6/5/4、USB3.2/3.0、SATA、XAUI、SATA、RapidIO、CXL2.0，最新112G SerDes也正在加緊開發(fā)中，為5G通信、自動駕駛、人工智能、大數據存儲、云計算、高性能圖像媒體處理、萬物互聯(lián)等應用，打通了信息化高速公路。

奎芯科技市場及戰(zhàn)略副總裁唐睿認為，高速互聯(lián)IP是相對比較藍海的市場，數據中心最需要的就是高速互聯(lián)IP。車用市場方面，新能源汽車出貨量對半導體器件的需求拉動明顯。因此，整個芯片應用結構來看，消費電子在下降，而數據中心、車用芯片在上升，未來會是消費、車用、數據中心三分天下的格局。據介紹，目前奎芯科技發(fā)布了高端PCIe4.0 IP，今年底還有5款高速互聯(lián)方面的自研IP面世。 奎芯科技市場及戰(zhàn)略副總裁唐睿 奎芯科技產品副總裁王曉陽認為國內IP公司最緊要的任務是將半導體IP在種類和制程上進行全覆蓋，只有這樣才有機會未來在國產制程上為上下游客戶提供更好的解決方案。 王曉陽表示，國內芯片設計的水平并不差，難的是怎么把芯片產品落地，落地就要建生態(tài)、建軟件。那么IP公司如何為國內芯片公司賦能呢，就需要把分工細化。芯片公司設計SoC的核心護城河在于核、軟件和生態(tài)，AI公司在于AI算法、軟件。在一些芯片設計上具有重復性的工作，如果每家公司都做一遍，整個進程會比較緩慢。通過分工的細化，IP公司來解決這樣的問題，提升專業(yè)度、提高配合效率。

奎芯科技產品副總裁王曉陽 接口IP的供應商主要還是國外廠商，要讓國內客戶接納國內公司的IP并不那么容易。這一點，國內接口IP廠商都深有體會，但也不是沒有突破口。 芯耀輝技術支持總監(jiān)劉好朋提到國內客戶采用國產IP存在顧慮，因為IP一旦接入到芯片出了問題，芯片要重新配套。那么國產高速接口IP廠商如何獲得認可呢？劉好朋談到三點。一是國產IP產品要向業(yè)界領導廠商靠齊，甚至在某個功能上超過他們。這樣客戶才有興趣和意愿洽談。二是和客戶保持緊密的合作，在開發(fā)IP過程中同步給客戶開發(fā)進展，以達到客戶的期望值。三是定制化服務，針對國內客戶的差異化需求，國外廠商不愿意承接的，作為本土IP供應商，更愿意貼近客戶，滿足定制化需求，比如做子系統(tǒng)、硬化、SIPI分析、后期的芯片調試等，為客戶提供更好的體驗。目前芯耀輝最新研發(fā)了基于12/14nm工藝的DDR5、LPDDR5的IP，其中DDR5性能在16/14/12nm工藝上超越了全行業(yè)最高速率，性能/功耗/面積指標突出，可以滿足各類可定制化的客戶需求。

芯耀輝技術支持總監(jiān)劉好朋 對于定制化服務，芯啟源EDA&IP 銷售總經理裘燁敏也深表認同。芯啟源提供通過USB-IF官方認證的USB 3.2 Gen 1和Gen 2以及USB 2.0控制器IP，用于PC主機、從設備、以及嵌入式應用。當前國內中大型的客戶比較傾向于國外廠商。而成熟的國產IP廠商卻能在定制化能力上打動客戶?！拔覀兲峁?*24小時的服務，滿足客戶的定制化需求，突出的服務能力得到客戶的認可。”

芯啟源EDA&IP 銷售總經理裘燁敏

處理器IP廠商肩擔生態(tài)重任

上海芯聯(lián)芯主要從事基于RISC架構的CPU IP的研發(fā)和銷售業(yè)務，2019年取得RISC架構（MIPS）中國區(qū)（含香港、澳門）獨家商業(yè)經營權，并獲得RISC（MIPS） CPU底層架構、所有內核授權及轉授權與衍生品二次開發(fā)權。2021年公司MIPS IP業(yè)務的出貨量達到1.73億顆，較剛接手時中國區(qū)6830萬顆的銷量來看，增長了近三倍。并且2022年上半年芯聯(lián)芯RISC架構（MIPS） IP出貨量已經超過2021年全年。增長勢頭可謂相當猛烈。 芯聯(lián)芯高級銷售總監(jiān)王炳立表示，芯聯(lián)芯基于RISC（MIPS）原始指令集進行新的開發(fā)，例如面向車規(guī)需求提供相關的安全IP等。在CPU性能提升方面，MIPS有單線程、多線程，或單發(fā)射、多發(fā)射，亂序再流水線加深等方式。高端CPU支持的亂序多發(fā)射等，芯聯(lián)芯也在持續(xù)優(yōu)化性能，希望針對特定市場提供更好的CPU IP。

芯聯(lián)芯高級銷售總監(jiān)王炳立 在生態(tài)推動方面，芯聯(lián)芯也十分重視MIPS的生態(tài)建設。在鄭州成立研發(fā)中心，推進軟件和供應鏈的支持，不斷壯大MIPS生態(tài)向前發(fā)展。

安謀科技是ARM在中國的合資公司，主要的任務和使命是把ARM的先進技術帶到中國，以及讓中國產業(yè)繼續(xù)和國際保持接軌，參與到全球生態(tài)建設和產品競爭中去。

安謀科技產品研發(fā)負責人劉澍認為，當前一個非常明顯的現(xiàn)象是小公司辦大事，中國數千家半導體公司，有的甚至是初創(chuàng)企業(yè)，都在在努力解決卡脖子的諸多問題。同樣，中國的大型半導體公司也希望引領行業(yè)往前走。對于IP供應商，就要去滿足這樣的重要需求。一方面，我們積極在國內和很多大企業(yè)進行合作，讓他們利用ARM的先進IP開發(fā)更優(yōu)的解決方案，向國際一流公司發(fā)起挑戰(zhàn)和競爭，也讓產業(yè)發(fā)展得更快。

安謀科技產品研發(fā)負責人劉澍 另一方面，我們開發(fā)了一整套IP計算引擎包括CPU、GPU、NPU、ISP、VPU以及安全IP等，廣泛服務于小公司。對這類公司而言，搭建上千人團隊，耗費5-10年把底層技術全部累積起來的投入是非常大的。但在基于我們提供的處理器IP上，他們可以快速面向終端應用進行芯片設計和制造，令產品快速上市。

芯片的每一代工藝節(jié)點都離不開EDA、IP和晶圓代工的共同優(yōu)化。工藝變化之下，芯片需要在設計和生產中進行反復地調試、優(yōu)化，相互校準。EDA同樣需要提供非常強的自動化驗證和預測能力。對于IP供應商來說，要在這個場景里參與和發(fā)揮一部分的作用，因此我們還有物理IP研發(fā)團隊，幫助生產制造商進行核心突破。 談到定制化時，劉澍表示，安謀科技提供的IP定制化服務始終考慮的是賦能場景而定制，讓客戶能夠針對家居類、視頻監(jiān)控類或者汽車類應用做芯片的優(yōu)化和調整。以汽車應用為例，公司內部有一套非常完善的車規(guī)IP流程，對客戶而言，我們提供IP，加上我們的for ready package，同時能夠將流程知識傳達給客戶，幫助他們更好地設計芯片。頭部客戶則會結合新興的應用，利用我們引擎類的IP做出更好的系統(tǒng)。

IP廠商如何看Chiplet

在摩爾定律開始放緩甚至停滯的情況下，Chiplet技術能夠將不同工藝的模塊化芯片，像拼接樂高積木一樣用封裝技術整合在一起，在提升性能的同時實現(xiàn)低成本和高良率。這一技術被業(yè)界所推崇，也是必然的發(fā)展趨勢之一。不過，受訪嘉賓們也有著非常明晰的觀察，Chiplet的作用并不在于讓我們彎道超車，而是要產業(yè)上下游合力，去打通Chiplet的實施瓶頸，賦能客戶的最終應用。 在UCIe標準發(fā)布后幾乎同一時間就宣布首發(fā)兼容UCIe國際標準的Chiplet解決方案，聽起來芯動科技像是押中了高考大題。據高專透露，“芯動兩年前就開始了Innolink Chiplet的研發(fā)工作，率先明確InnolinkB/C基于DDR的技術路線，并于2020年的Design Reuse全球會議上首次向業(yè)界公開Innolink A/B/C技術。得益于正確的技術方向和超前的布局規(guī)劃，Innolink的物理層與UCIe的標準保持一致，成為國內首發(fā)、世界先進的自主UCIe Chiplet解決方案。” 高專認為，Chiplet此前都是大廠商自己芯片內部互聯(lián)，沒有公開的互聯(lián)協(xié)議標準。現(xiàn)在UCIe標準出現(xiàn)，是比較好的契機，讓大家在統(tǒng)一的標準基礎上找到更好的方向去尋找適合Chiplet應用的場景。

當前國內也在做自己的標準，是否會和UCIe標準形成比較大的割裂呢？ 王曉陽認為，標準在本質上底層不會有太大的區(qū)別，主要是上層協(xié)議的差別。UCIe由英特爾主導，也是出于商業(yè)模式考慮，希望將很多企業(yè)拉到這一生態(tài)中，它既可以授權X86 IP核，也可以為大家做Chiplet代工生產以及封裝。那么中國自己的Chiplet標準并不是非此即彼，完全可以在底層進行兼容，又有自己的一致性協(xié)議，我們的上層協(xié)議可以針對不同場景做差異化。 劉澍表示，UCIe聯(lián)盟在全球范圍定義Chiplet標準，ARM參與其中，國內也在探索和 die-to-die（裸片到裸片）或chip-to-chip（芯片到芯片）之間的物理層協(xié)議層實現(xiàn)，我們同樣也會加入其中。我們認為既需要與國際標準接軌，國內又能夠在一些標準上自主可控，這并不矛盾。

就以推廣服務器生態(tài)標準來說，ARM在全球推廣 ServerReady計劃，這是一個基于標準的合規(guī)計劃，旨在幫助用戶安全、合規(guī)地部署ARM服務器系統(tǒng)。。在國內我們有綠色軟件聯(lián)盟，來定義中國ARM服務器軟件生態(tài)標準，我們希望在這樣的架構和生態(tài)上，讓大家健康發(fā)展，但是無論是在國內，還是國際，我們都要達到技術相通，但自主可控，同時又能在生態(tài)上共同繁榮的目的，所以這是兩條腿共同往前邁進的策略。

那么IP廠商如何推動Chiplet的發(fā)展？

唐睿表示，Chiplet可能帶來的是IP硬件化，那么IP廠商本身的商業(yè)模式會隨之改變，未來就是銷售硬件化IP來實現(xiàn)商業(yè)化。以計算芯片為例，Chiplet主要涉及計算、內存和IO接口，IO接口相對獨立，計算最難和上層算法解耦，內存可以部分解耦，最終Chiplet會像搭樂高積木一樣，通過取舍提高客戶的迭代速度。 他進一步認為，當前，Chiplet生態(tài)的推動可能并不在于大公司，他們本身存在競爭，也不在于晶圓代工廠，他們看不到系統(tǒng)層面。這就需要第三方公司，比如IP公司，他們了解客戶的需求，可以提供系統(tǒng)設計，包括設計到封裝都可以幫客戶定義。未來可能會是這種多方合作的局面。 王炳立也提到，由于設計復雜度的提高，Chiplet就需要跨領域的協(xié)同，這方面國內無論是EDA工具、封裝還是設計等都應當更緊密地合作。

芯啟源產品市場總監(jiān)胡侃認為從業(yè)務層面看Chiplet的采用還是要結合客戶的需求和商業(yè)化落地。以DPU未來的發(fā)展來看并不在于是否持續(xù)需要用先進工藝來降低功耗提高性能，而是DPU將融合人工智能、機器學習，融合更多的CPU+GPU+DPU的異構大芯片的能力，就會涉及到Chiplet，同時推動EDA工具等產業(yè)環(huán)節(jié)的進步。

芯啟源產品市場總監(jiān)胡侃 劉澍認為，Chiplet是能夠讓我們跨越摩爾定律、跨越算力極限的方式，這一點毫無疑問，但它并不是我們彎道超車的利器。從IP層面考慮，Chiplet會對整個芯片的拓撲結構帶來很大的影響。“現(xiàn)在一個芯片上動不動就是幾十個、上百個ARM內核，再加上幾百T的NPU，再用網絡進行數據傳輸，未來已經不大可能在一個SoC里面持續(xù)的發(fā)展下去，特別是工藝上受到瓶頸的時候，這就需要引入Chiplet。把很多不同的核，memory、不同類型的算力分割開來，這中間需要各種各樣的互聯(lián)，包括物理層和協(xié)議層，解決吞吐量的問題和數據交換的問題。” ARM是片上互聯(lián)的最大IP提供商，現(xiàn)在要把它變成片間的Die-to-Die協(xié)議，我們在協(xié)議層、傳輸層有非常多的工作需要適配IP做出新的創(chuàng)新，也需要跟Foundry、EDA工具進行配合，讓他的生產和驗證得到充分的保障。目前這些工作才剛剛開始，同時Chiplet的成熟度和成本降低也會經過相對比較長的時間。