chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

LUTRAM 讀寫使用不同時鐘的CDC Path

FPGA開發(fā)之路 ? 來源:FPGA開發(fā)之路 ? 作者:FPGA開發(fā)之路 ? 2022-10-21 10:25 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

當 LUTRAM 讀寫使用不同的時鐘,寫時鐘 wclk_a,讀時鐘 rclk_b。

總結(jié)

When the read and write addresses are different, there is no CDC path between the write and the read clocks.

However, when the write and read addresses are the same, then there is a CDC path between the write clock and the read clock.

原因

當讀寫地址不同時,讀數(shù)據(jù)時數(shù)據(jù)不會發(fā)生寫入,和寫時鐘無關(guān),讀出數(shù)據(jù)的delay是固定的,因此從 讀地址寄存器到 輸出寄存器 是一條同步路徑。

當讀寫地址相同時,讀數(shù)據(jù)時該地址同時正在被寫入,讀出數(shù)據(jù)的delay的是依賴于寫時鐘的,如果讀寫時鐘靠的很近,輸出寄存器就可能出現(xiàn)亞穩(wěn)態(tài)。從 LUTRAM 到 輸出寄存器 是一條異步路徑。

2e699c44-5089-11ed-a3b6-dac502259ad0.png

Reference:

《Vivado Design Suite User Guide: Design Analysis and Closure Techniques》

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5588

    瀏覽量

    128994
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    7314

    瀏覽量

    93919
  • 時鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1951

    瀏覽量

    134518

原文標題:LUTRAM 讀寫使用不同時鐘的 CDC Path

文章出處:【微信號:FPGA開發(fā)之路,微信公眾號:FPGA開發(fā)之路】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    FPGA User Guide之report_cdc

    report_cdc 可以報告設計中所有的 cdc 路徑并將其分類(前提是時鐘被約束好),我們可以基于該報告來檢查設計中是否有不安全的 cdc 路徑。
    發(fā)表于 11-28 10:53 ?1825次閱讀

    USB兩個COM的讀寫速率基本保持一樣,如果同時測試讀寫速率會受影響嗎?

    多功能USB設備,比如雙重CDC設備,COM1和COM2,如果分開測試,兩個COM的讀寫速率基本保持一樣,那如果同時測試,讀寫速率會受影響嗎?比單個COM的
    發(fā)表于 04-29 07:39

    請問當CLB配置為SRL或LUTRAM時,SRL或LUTRAM在Virtex-5中使用的幀號是多少?

    在UG191(Virtex-5配置用戶指南,第135頁)中,它顯示“幀從左到右編號,從0開始。對于每個塊,除時鐘列外,編號為0到25的幀訪問該列的互連這是否意味著編號為26到35的幀是SRL或
    發(fā)表于 06-16 16:36

    如果同時要開發(fā)esp32和esp8266該怎樣設置PATH和IDF_PATH?

    ubuntu環(huán)境下,ESP32和ESP8266同時開發(fā),設置環(huán)境變量PATH時遇到疑問,如下:export PATH="$HOME/esp/xtensa-esp32-elf/bin
    發(fā)表于 03-13 08:48

    USB設備同時用作CDC和HID時無法正常枚舉怎么解決?

    如下 其它沒有任何改動,插入電腦后顯示如下 linux(使用usb-devices顯示如下) windows(使用usb-view顯示如下) 當使用復合設備(CDC和大容量存儲設備同時打開)枚舉正常。 當使用復合設備(HID和大容量存儲設備
    發(fā)表于 08-20 16:41

    基于FALSE PATH的設置

    總得來說,F(xiàn)ALSE PATH就是我們在進行時序分析時,不希望工具進行分析的那些路徑。一般不需要工具時序分析的路徑指的是異步的路徑,異步路徑就是指的不同時鐘域的路徑。
    發(fā)表于 09-19 10:46 ?0次下載
    基于FALSE <b class='flag-5'>PATH</b>的設置

    cdc路徑方案幫您解決跨時鐘域難題

    這一章介紹一下CDC也就是跨時鐘域可能存在的一些問題以及基本的跨時鐘域處理方法???b class='flag-5'>時鐘域的問題主要存在于異步
    的頭像 發(fā)表于 11-30 06:29 ?8529次閱讀
    <b class='flag-5'>cdc</b>路徑方案幫您解決跨<b class='flag-5'>時鐘</b>域難題

    ic設計——CDC的基本概念

    一個系統(tǒng)中往往會存在多個時鐘,這些時鐘之間有可能是同步的,也有可能是異步的。如果一個系統(tǒng)中,異步時鐘之間存在信號通道,則就會存在CDC(clock domain crossing)問題
    發(fā)表于 01-04 16:59 ?1.6w次閱讀
    ic設計——<b class='flag-5'>CDC</b>的基本概念

    vivado多時鐘周期約束set_multicycle_path使用

    Vivado下set_multicycle_path的使用說明 vivado下多周期路徑約束(set_multicycle_path)的使用,set_multicycle_path一般...
    發(fā)表于 12-20 19:12 ?1次下載
    vivado多<b class='flag-5'>時鐘</b>周期約束set_multicycle_<b class='flag-5'>path</b>使用

    ASIC/FPGA設計中的CDC問題分析

    CDC(不同時鐘之間傳數(shù)據(jù))問題是ASIC/FPGA設計中最頭疼的問題。CDC本身又分為同步時鐘域和異步時鐘域。這里要注意,同步
    的頭像 發(fā)表于 05-12 15:29 ?2402次閱讀

    CDC時鐘域處理及相應的時序約束

    CDC(Clock Domain Conversion)跨時鐘域分單bit和多bit傳輸
    的頭像 發(fā)表于 06-21 14:59 ?2936次閱讀

    CDC328A1時鐘驅(qū)動器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDC328A1時鐘驅(qū)動器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-21 10:33 ?0次下載
    <b class='flag-5'>CDC</b>328A1<b class='flag-5'>時鐘</b>驅(qū)動器數(shù)據(jù)表

    CDC318A高性能時鐘緩沖器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDC318A高性能時鐘緩沖器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-23 11:12 ?0次下載
    <b class='flag-5'>CDC</b>318A高性能<b class='flag-5'>時鐘</b>緩沖器數(shù)據(jù)表

    ?CDC329A 時鐘驅(qū)動器技術(shù)文檔總結(jié)

    CDC329A包含一個時鐘驅(qū)動器電路,該電路將一個輸入信號分配到六個輸出,時鐘分配的偏斜最小。通過使用極性控制輸入(T\/C),可以獲得真輸出和互補輸出的各種組合。 該CDC3
    的頭像 發(fā)表于 09-24 13:53 ?524次閱讀
    ?<b class='flag-5'>CDC</b>329A <b class='flag-5'>時鐘</b>驅(qū)動器技術(shù)文檔總結(jié)

    ?CDC2536 鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)?

    CDC2536是一款高性能、低偏斜、低抖動的時鐘驅(qū)動器。它使用鎖相環(huán) (PLL) 將時鐘輸出信號在頻率和相位上精確對齊到時鐘輸入 (CLKIN) 信號。它專門設計用于同步 DRAM 和
    的頭像 發(fā)表于 09-24 14:10 ?535次閱讀
    ?<b class='flag-5'>CDC</b>2536 鎖相環(huán)<b class='flag-5'>時鐘</b>驅(qū)動器技術(shù)文檔總結(jié)?