為處理器驗證創(chuàng)建一個“瑞士奶酪模型”,以保證高效的驗證品質(zhì)!
所有的處理器都有著很高的品質(zhì)要求,其可靠性是處理器驗證團隊的主要關(guān)切。提供一流質(zhì)量的產(chǎn)品需要一個戰(zhàn)略性的、勤勉的和徹底的方法去實現(xiàn)。因此,處理器驗證發(fā)揮著重要作用,它需要結(jié)合所有行業(yè)標準技術(shù)--而這就有點像心理學(xué)上的的瑞士奶酪模型(又稱Reason模型)原則。
我們強烈需要一個強大的、分層的處理器驗證策略!
我在之前曾經(jīng)說過:處理器驗證是一門微妙的藝術(shù)。我們需要考慮到所有的不確定性,這意味著在優(yōu)化資源的同時開放驗證范圍。一方面,我們要在最終交付前找到所有的關(guān)鍵漏洞。另一方面,我們必須有一個高效的驗證策略來滿足上市時間的硬性要求。交付智能處理器驗證意味著在產(chǎn)品開發(fā)過程中盡可能有效地、盡早地找到有意義的bug。實現(xiàn)這一目標的方法之一是結(jié)合所有行業(yè)標準的驗證技術(shù)。而正是通過創(chuàng)建冗余,最終找到并擊敗所有關(guān)鍵bug。
不同類型的bug都有一個復(fù)雜性--或bug評分--這取決于觸發(fā)bug所需的事件數(shù)量和類型。有些可能是用覆蓋率發(fā)現(xiàn)的,而有些是用形式證明發(fā)現(xiàn)的。想象一下,如果將”瑞士奶酪模型”應(yīng)用于處理器驗證。每一片奶酪都象征著一種驗證技術(shù),它有一些特定的優(yōu)勢來捕捉特定類型的bug。漏洞逃脫并進入最終交付物的風險通過不同層次和類型的驗證來減輕,而這些驗證是相互分層的。
在應(yīng)用于處理器驗證的瑞士奶酪模型中,其原理類似于航空業(yè):如果有一條直接穿過所有切片的路徑,那么飛機就有墜毀的風險。這就是為什么航空業(yè)對程序、飛行檢查單和冗余系統(tǒng)要求嚴格?我們的目標是增加更多的切片,減少每一個切片上的孔的大小,直至最后沒有任何縫隙可以穿過,此時一個高質(zhì)量的處理器正式完成。

應(yīng)用于處理器驗證的瑞士奶酪模型原則
通過驗證方法(以瑞士奶酪模型為例):
首先需要創(chuàng)建冗余,以確保在其中一個layer上失敗時的連續(xù)性。
當在開發(fā)過程中發(fā)現(xiàn)bug時,表明漏洞出現(xiàn)在了其中的幾片奶酪上。因此,我們可以改進幾種驗證方法,以減少每片奶酪上的漏洞大小。利用這種方法,無論是簡易簡單的漏洞還是復(fù)雜的終極漏洞,都可以增加擊中bug的幾率。
最大限度地發(fā)揮每種驗證技術(shù)的潛力。
每個分片上的孔就是驗證方法中的一個洞??自蕉嘣酱?,意味著越多的bug可以逃脫。如果設(shè)計的同一區(qū)域(奶酪片之間的重疊孔)中沒有被任何一種驗證技術(shù)所覆蓋和測試,那么這個漏洞就會通過驗證,并最終出現(xiàn)在交付產(chǎn)品中。
一種好的驗證方法必須在每個切片上呈現(xiàn)盡可能少和小的孔。而這就要求驗證團隊有著扎實的策略、經(jīng)驗和高效的溝通,這些品質(zhì)也是交付高質(zhì)量產(chǎn)品的重要因素。
在驗證過程中,當我們發(fā)現(xiàn)一個bug,或者一個切片上的孔時,及時修復(fù)并檢查其他切片是否有類似的漏洞。每一個切片都應(yīng)該找到前一個切片中的漏洞,并在繼續(xù)運行之前解決掉它們。而實現(xiàn)這一目標的有效方式是全面健全性檢查!

在應(yīng)用于處理器驗證的瑞士奶酪模型原則中,如果一種技術(shù)有改進的測試平臺、新的斷言等功能加持,那么在產(chǎn)品交付之前,該漏洞就會被及時發(fā)現(xiàn)和修復(fù)。所有的處理器驗證技術(shù)都很重要,正是所有技術(shù)的結(jié)合才能使每種技術(shù)更有效率。
同時我們需要意識到一個單一的驗證技術(shù)不可能完成所有的事情,是所有技術(shù)的綜合提高了驗證和處理器設(shè)計的整體質(zhì)量。在產(chǎn)品的開發(fā)過程中,可能會有意想不到的變化或因素,這些外部行為會影響某種技術(shù)的效率。例如,設(shè)計中的變化沒有很好的傳達給驗證團隊,或者出小差的周五下午的工作效率導(dǎo)致了人為錯誤。這些因素都會增加切片上孔的大小,因此保持項目規(guī)范的及時更新以及設(shè)計者和驗證工程師之間有效的定期溝通極其重要。此外在Codasip,實現(xiàn)這一目標的另一個有效解決方案是執(zhí)行由其他團隊成員進行的代碼審查。
Codasip使用的驗證技術(shù)和技巧,使我們能夠創(chuàng)建冗余,及時發(fā)現(xiàn)和修復(fù)漏洞并最終提供一流品質(zhì)的RISC-V處理器!
審核編輯 :李倩
-
處理器
+關(guān)注
關(guān)注
68文章
20333瀏覽量
255050 -
驗證技術(shù)
+關(guān)注
關(guān)注
0文章
6瀏覽量
6377
原文標題:處理器驗證系列之五:為處理器驗證創(chuàng)建一個“瑞士奶酪模型”,以保證高效的驗證品質(zhì)!
文章出處:【微信號:Codasip 科達希普,微信公眾號:Codasip 科達希普】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
RDMA設(shè)計36:驗證環(huán)境設(shè)計
RDMA設(shè)計35:基于 SV 的驗證平臺
Andes晶心科技推出全新32位RISC-V處理器D23-SE
使用HDL Verifier加速信號處理集成電路的驗證
利用事務(wù)級加速實現(xiàn)高速、高質(zhì)量的RISC-V驗證
NVMe高速傳輸之擺脫XDMA設(shè)計24: UVM 驗證包設(shè)計
NVMe高速傳輸之擺脫XDMA設(shè)計23:UVM驗證平臺
NVMe高速傳輸之擺脫XDMA設(shè)計18:UVM驗證平臺
綠氫系統(tǒng) PEM 電解槽直流接入仿真驗證深度解析
Veloce Primo補全完整的SoC驗證環(huán)境
運行kmodel模型驗證一直報錯怎么解決?
綠氫系統(tǒng)篇丨PEM電解槽模型交流接入模式仿真驗證
硬件輔助驗證(HAV) 對軟件驗證的價值
筑牢汽車品質(zhì)基石:深入剖析 DV 與 PV 驗證
為處理器驗證創(chuàng)建一個“瑞士奶酪模型”,以保證高效的驗證品質(zhì)!
評論