DSP這幾年有點(diǎn)背，逐漸遠(yuǎn)離主流話題，所以有人就有了這樣的問題：DSP會(huì)被FPGA取代嗎？

網(wǎng)友一：獨(dú)立的DSP不會(huì)被FPGA替代，但是會(huì)被增強(qiáng)了信號(hào)處理功能的ARM處理器替代?，F(xiàn)在基本已經(jīng)是這個(gè)趨勢，DSP變成ARM的一個(gè)協(xié)處理器。FPGA會(huì)擠壓掉DSP的一部分高速信號(hào)處理的市場。

網(wǎng)友二：在高端領(lǐng)域基本都用FPGA了。通訊、雷達(dá)、視覺、航空都是如此。DSP由于性能和靈活性比FPGA差太多，只能往低端領(lǐng)域滲透。說個(gè)不中聽的話DSP就是貴一點(diǎn)、快一點(diǎn)的單片機(jī)，大部分DSP還沒目前手機(jī)上的多核arm快，你自己實(shí)際（注意是實(shí)際不是理論）寫個(gè)算法一測便知。另外DSP的優(yōu)化也很浪費(fèi)時(shí)間，有這個(gè)功夫還不如用gpu了，比DSP不知道快多少倍。性能能和FPGA能拼的只有g(shù)pu。但是目前的嵌入式gpu內(nèi)存帶寬和輸出延遲嚴(yán)重拖后腿，功耗發(fā)熱巨高，所以目前FPGA才是嵌入式高端領(lǐng)域的王者。

網(wǎng)友三：DSP只是一種技術(shù)，硬件上的DSP，可以說是一種稱謂。傳統(tǒng)意義上的DSP遲早是要退出江湖的。因?yàn)橥ㄓ眉軜?gòu)目前基本已經(jīng)滿足設(shè)計(jì)需求了。

看來也沒什么確切的答案。

FPAG的結(jié)構(gòu)特點(diǎn)

片內(nèi)有大量的邏輯門和觸發(fā)器，多為查找表結(jié)構(gòu)，實(shí)現(xiàn)工藝多為SRAM。規(guī)模大，集成度高，處理速度快，執(zhí)行效率高。能完成復(fù)雜的時(shí)序邏輯設(shè)計(jì)，且編程靈活，方便，簡單，可多次重復(fù)編程。許多FPAG可無限重復(fù)編程。利用重新配置可減少硬件的開銷。缺點(diǎn)是：掉電后一般會(huì)丟失原有邏輯配置；時(shí)序難規(guī)劃；不能處理多事件；不適合條件操作。

FPGA的優(yōu)勢

1）通信高速接口設(shè)計(jì)。FPGA可以用來做高速信號(hào)處理，一般如果AD采樣率高，數(shù)據(jù)速率高，這時(shí)就需要FPGA對(duì)數(shù)據(jù)進(jìn)行處理，

比如對(duì)數(shù)據(jù)進(jìn)行抽取濾波，降低數(shù)據(jù)速率，使信號(hào)容易處理，傳輸，存儲(chǔ)。

2）數(shù)字信號(hào)處理。包括圖像處理，雷達(dá)信號(hào)處理，醫(yī)學(xué)信號(hào)處理等。優(yōu)勢是實(shí)時(shí)性好，用面積換速度，比CPU快的多。

3）更大的并行度。這個(gè)主要是通過并發(fā)和流水兩種技術(shù)實(shí)現(xiàn)。并發(fā)是指重復(fù)分配計(jì)算資源，使得多個(gè)模塊之間可以同時(shí)獨(dú)立進(jìn)行計(jì)算。

FPGA的并發(fā)可以在不同邏輯功能之間進(jìn)行，而不局限于同時(shí)執(zhí)行相同的功能。流水是通過將任務(wù)分段，段與段之間同時(shí)執(zhí)行。其實(shí)這一點(diǎn)和CPU相似，只是CPU是指令間的流水而FPGA是任務(wù)間流水或者我們可以說是線程間流水。

利用硬件并行的優(yōu)勢，F(xiàn)PGA打破了順序執(zhí)行的模式，在每個(gè)時(shí)鐘周期內(nèi)完成更多的處理任務(wù)，超越了數(shù)字信號(hào)處理器（DSP）的運(yùn)算能力。

DSP的基本結(jié)構(gòu)和特征

編程DSP芯片是一種具有特殊結(jié)構(gòu)的微處理器，為了達(dá)到快速進(jìn)行數(shù)字信號(hào)處理的目的，DSP芯片一般都采用特殊的軟硬件結(jié)構(gòu)：

（1）哈佛結(jié)構(gòu)

DSP采用了哈佛結(jié)構(gòu)，將存儲(chǔ)器空間劃分成兩個(gè)，分別存儲(chǔ)程序和數(shù)據(jù)。它們有兩組總線連接到處理器核，允許同時(shí)對(duì)它們進(jìn)行訪問，每個(gè)存儲(chǔ)器獨(dú)立編址，獨(dú)立訪問。這種安排將處理器的數(shù)據(jù)吞吐率加倍，更重要的是同時(shí)為處理器核提供數(shù)據(jù)與指令。在這種布局下，DSP得以實(shí)現(xiàn)單周期的MAC指令。

在哈佛結(jié)構(gòu)中，由于程序和數(shù)據(jù)存儲(chǔ)器在兩個(gè)分開的空間中，因此取指和執(zhí)行能完全重疊運(yùn)行。

（2）流水線

與哈佛結(jié)構(gòu)相關(guān)，DSP芯片廣泛采用2-6級(jí)流水線以減少指令執(zhí)行時(shí)間，從而增強(qiáng)了處理器的處理能力。這可使指令執(zhí)行能完全重疊，每個(gè)指令周期內(nèi)，不同的指令都處于激活狀態(tài)。

（3）獨(dú)立的硬件乘法器

在實(shí)現(xiàn)多媒體功能及數(shù)字信號(hào)處理的系統(tǒng)中，算法的實(shí)現(xiàn)和數(shù)字濾波都是計(jì)算密集型的應(yīng)用。在這些場合，乘法運(yùn)算是數(shù)字處理的重要組部分，是各種算法實(shí)現(xiàn)的基本元素之一。乘法的執(zhí)行速度越快，DSP處理器的性能越高。相比與一般的處理器需要30-40個(gè)指令周期，DSP芯片的特征就是有一個(gè)專用的硬件乘法器，乘法可以在一個(gè)周期內(nèi)完成。

（4）特殊的DSP指令

DSP的另一特征是采用特殊的指令，專為數(shù)字信號(hào)處理中的一些常用算法優(yōu)化。這些特殊指令為一些典型的數(shù)字處理提供加速，可以大幅提高處理器的執(zhí)行效率。使一些高速系統(tǒng)的實(shí)時(shí)數(shù)據(jù)處理成為可能。

（5）獨(dú)立的DMA總線和控制器

有一組或多組獨(dú)立的DMA總線，與CPU的程序、數(shù)據(jù)總線并行工作。在不影響CPU工作的條件下，DMA的速度已經(jīng)達(dá)到800MB/S以上。這在需要大數(shù)據(jù)量進(jìn)行交換的場合可以減小CPU的開銷，提高數(shù)據(jù)的吞吐率。提高系統(tǒng)的并行執(zhí)行能力。

（6）多處理器接口

使多個(gè)處理器可以很方便的并行或串行工作以提高處理速度。

（7）JTAG（JointTestActionGroup）標(biāo)準(zhǔn)測試接口（IEEE1149標(biāo)準(zhǔn)接口）。

便于對(duì)DSP作片上的在線仿真和多DSP條件下的調(diào)試。

（8）快速的指令周期

哈佛結(jié)構(gòu)，流水線操作，專用的硬件乘法器，特殊的DSP指令再加上集成電路的優(yōu)化設(shè)計(jì)，可是DSP芯片的指令周期在10ns以下。快速的指令周期可以使DSP芯片能夠?qū)崟r(shí)實(shí)現(xiàn)許多DSP應(yīng)用。

FPGA與DSP區(qū)別介紹

總的來說，F(xiàn)PGA與DSP的區(qū)別主要是對(duì)處理數(shù)據(jù)速率的區(qū)別：

DSP適用于系統(tǒng)較低取樣速率、低數(shù)據(jù)率、多條件操作、處理復(fù)雜的多算法任務(wù)、使用C語言編程、系統(tǒng)使用浮點(diǎn)。適合于較低采樣速率下多條件進(jìn)程、特別是復(fù)雜的多算法任務(wù)。

FPAG適用于系統(tǒng)高速取樣速率、高數(shù)據(jù)率、框圖方式編程、處理任務(wù)固定或重復(fù)、使用定點(diǎn)。） 、適合于高速采樣頻率下，特別是任務(wù)比較固定或重復(fù)的情況以及試制樣機(jī)、系統(tǒng)開發(fā)的場合。

現(xiàn)在常用的軟件無線電平臺(tái)就是利用FPGA+DSP+ARM的結(jié)構(gòu)，F(xiàn)PGA主要對(duì)高速數(shù)據(jù)進(jìn)行預(yù)處理，降低數(shù)據(jù)的速率，然后將數(shù)據(jù)送給DSP，去實(shí)現(xiàn)復(fù)雜的算法，ARM主要用來做顯示控制。