chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB布線時(shí)應(yīng)考慮的因素

松鼠 ? 來(lái)源:jf_97771708 ? 作者:jf_97771708 ? 2022-12-17 16:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一.焊盤大小

焊盤中心孔要比元件引線直徑稍大一些,焊盤太大易形成虛焊。焊盤外徑D一般不小于 (d+1.2mm),其中d為引線徑。對(duì)高密度的數(shù)字電路,焊盤最小直徑可取 (d+1.0mm)。

pYYBAGOdejOAR352AAIE5usRuo4575.png

二.印刷電路板電路的抗干擾措施

1.電源線設(shè)計(jì)

盡量加粕電源線寬度,減少環(huán)路電陽(yáng)。同時(shí),使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致,這樣有助干增強(qiáng)抗噪聲能力

2.地線設(shè)計(jì)

數(shù)字地與模擬地分開。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地,實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)電聯(lián)接地,地線應(yīng)短而粗,高頻元件周圍盡量用柵格狀的大面積銅箔.

接地線應(yīng)盡量加粗。若接地線用很細(xì)的線條,則接地電位隨電流的變化而變化,使抗噪聲性能降低。因此應(yīng)將接地線加粗,使它能通過(guò)三倍于印制板上的允許電流。如有可能,接地線應(yīng)在2~3mm以上

只由數(shù)字電路組成的印制板,其接地電路構(gòu)成閉環(huán)能提高抗噪聲能力.

三.去耦電容配置

電源輸入端跨接10 ~ 100uF的電解電容器。如有可能,接100uF以上的更好原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01pF的瓷片電容,如遇印制板空隙不夠,可每4~8個(gè)芯片布置一個(gè)1~ 10pF的鉅電容對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的元件,如RAM、ROM存儲(chǔ)元件,應(yīng)在芯片的電源線和地線之間接入去糖電容。電容引線不能太長(zhǎng),尤其是高頻旁路電容不能有引線。

在印制板中如有接觸器、繼電器、按鈕等元件,操作它們時(shí)會(huì)產(chǎn)生較大火花放電,必須采用RC電路來(lái)吸收放電電流。一般R取1~2k,C取2.2 ~ 47uF。

CMOS的輸入陽(yáng)抗很高,目易受感應(yīng),因此在使用時(shí)對(duì)不使用的端口要接地或接正電源.

poYBAGOdejOADO7bAAE-RHbgEXM120.png

四、各元件之間的接線

印刷電路中不允許有交叉電路,對(duì)于可能交叉的線條,可以用“鉆”、“繞”兩種辦法解決。同一級(jí)電路的接地點(diǎn)應(yīng)盡量靠近,并且本級(jí)電路的電源濾波電容也應(yīng)接在該級(jí)接地點(diǎn)上總地線必須嚴(yán)格按”高頻一中頻一低頻”逐級(jí)按”弱電到強(qiáng)電”的順序排列原則,不可隨便翻來(lái)覆去亂接。在使用IC座的場(chǎng)合下,一定要特別注意IC座上定位槽放置的方位是否正確,并注意各個(gè)IC腳位置是否正確。

審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電路
    +關(guān)注

    關(guān)注

    173

    文章

    6057

    瀏覽量

    176743
  • 元件
    +關(guān)注

    關(guān)注

    4

    文章

    1212

    瀏覽量

    38270
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3512

    瀏覽量

    5998
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    USB 差分信號(hào)線 PCB 布線指南

    “ ?本文介紹了在 PCB 上正確布局 USB 差分?jǐn)?shù)據(jù)線的關(guān)鍵原則和實(shí)踐。主要目標(biāo)是實(shí)現(xiàn) USB 規(guī)范中規(guī)定的 90 歐姆阻抗匹配。且應(yīng)考慮 ESD 保護(hù)及完整的地平面。 ” USB 速度等級(jí)
    的頭像 發(fā)表于 09-18 12:03 ?4675次閱讀
    USB 差分信號(hào)線 <b class='flag-5'>PCB</b> <b class='flag-5'>布線</b>指南

    電能質(zhì)量監(jiān)測(cè)裝置的傳感器選擇應(yīng)考慮哪些因素?

    電能質(zhì)量監(jiān)測(cè)裝置的傳感器是數(shù)據(jù)采集的 “前端入口”,其性能直接決定監(jiān)測(cè)數(shù)據(jù)的準(zhǔn)確性、完整性與可靠性。針對(duì)新型電力系統(tǒng)(含高比例新能源、電力電子化設(shè)備)的復(fù)雜工況,傳感器選擇需綜合考慮以下核心因素
    的頭像 發(fā)表于 08-21 11:41 ?392次閱讀

    ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮因素

    本文描述了ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮因素,包括LVDS數(shù)據(jù)標(biāo)準(zhǔn)、LVDS接口數(shù)據(jù)時(shí)序違例解決方法以及硬件設(shè)計(jì)要點(diǎn)。
    的頭像 發(fā)表于 07-29 10:01 ?4597次閱讀
    ADC和FPGA之間LVDS接口設(shè)計(jì)需要<b class='flag-5'>考慮</b>的<b class='flag-5'>因素</b>

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識(shí)2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規(guī)則6、1/4波長(zhǎng)規(guī)則7、芯片引腳布線二、信號(hào)走線下方添加公共接地
    的頭像 發(fā)表于 05-28 19:34 ?1658次閱讀
    高速<b class='flag-5'>PCB</b>布局/<b class='flag-5'>布線</b>的原則

    PCB的EMC設(shè)計(jì)(一):層的設(shè)置與排布原則

    確定PCB層數(shù)時(shí)需要綜合考慮幾個(gè)因素:電源和地平面的需求、信號(hào)密度、工作頻率、特殊信號(hào)布線需求以及成本限制。對(duì)于對(duì)EMC要求嚴(yán)格的產(chǎn)品(如需通過(guò)CISPR16CL
    的頭像 發(fā)表于 05-17 16:17 ?743次閱讀
    <b class='flag-5'>PCB</b>的EMC設(shè)計(jì)(一):層的設(shè)置與排布原則

    高層數(shù)層疊結(jié)構(gòu)PCB布線策略

    高層數(shù) PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號(hào),從低速數(shù)字接口到具有不同信號(hào)完整性要求的多個(gè)高速數(shù)字接口。從布線規(guī)劃和為各接口分配
    的頭像 發(fā)表于 05-07 14:50 ?1027次閱讀
    高層數(shù)層疊結(jié)構(gòu)<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    如何布線才能降低MDDESD風(fēng)險(xiǎn)?PCB布局的抗干擾設(shè)計(jì)技巧

    在現(xiàn)代電子產(chǎn)品日益集成化、小型化的趨勢(shì)下,MDDESD(靜電二極管)防護(hù)設(shè)計(jì)變得至關(guān)重要。除了元器件選型,PCB布線與布局也是影響ESD抗擾性能的關(guān)鍵因素。作為FAE,本文將結(jié)合實(shí)戰(zhàn)經(jīng)驗(yàn),分享一些
    的頭像 發(fā)表于 04-25 09:43 ?471次閱讀
    如何<b class='flag-5'>布線</b>才能降低MDDESD風(fēng)險(xiǎn)?<b class='flag-5'>PCB</b>布局的抗干擾設(shè)計(jì)技巧

    選擇錫絲直徑的關(guān)鍵考慮因素

    錫絲的直徑對(duì)于激光錫焊效果的影響非常大,如何選擇合適的錫絲直徑就顯得非常重要。松盛光電來(lái)給大家介紹選擇錫絲直徑的關(guān)鍵考慮因素,來(lái)了解一下吧。
    的頭像 發(fā)表于 04-24 10:54 ?495次閱讀

    PCB】四層電路板的PCB設(shè)計(jì)

    直接影響到布線的成功率,因而往往在布線的整個(gè)過(guò)程中,都需要對(duì)布局進(jìn)行適當(dāng)?shù)恼{(diào)整。布線設(shè)計(jì)可以采用雙層走線和單層走線;對(duì)于極其復(fù)雜的設(shè)計(jì),也可以考慮多層
    發(fā)表于 03-12 13:31

    驅(qū)動(dòng)板的參數(shù)配置需要考慮哪些因素

    驅(qū)動(dòng)板的參數(shù)配置是一個(gè)復(fù)雜且關(guān)鍵的過(guò)程,涉及多個(gè)方面。以下是一些主要的參數(shù)配置步驟和考慮因素
    的頭像 發(fā)表于 02-14 14:53 ?744次閱讀

    AN-825: iCoupler隔離產(chǎn)品的電源考慮因素

    電子發(fā)燒友網(wǎng)站提供《AN-825: iCoupler隔離產(chǎn)品的電源考慮因素.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 16:33 ?0次下載
    AN-825: iCoupler隔離產(chǎn)品的電源<b class='flag-5'>考慮</b><b class='flag-5'>因素</b>

    AN-793: iCoupler隔離產(chǎn)品的ESD/閂鎖考慮因素

    電子發(fā)燒友網(wǎng)站提供《AN-793: iCoupler隔離產(chǎn)品的ESD/閂鎖考慮因素.pdf》資料免費(fèi)下載
    發(fā)表于 01-13 15:09 ?0次下載
    AN-793: iCoupler隔離產(chǎn)品的ESD/閂鎖<b class='flag-5'>考慮</b><b class='flag-5'>因素</b>

    104條關(guān)于PCB布局布線的小技巧

    在電子產(chǎn)品設(shè)計(jì)中,PCB布局布線是重要的一步,PCB布局布線的好壞將直接影響電路的性能。 現(xiàn)在,雖然有很多軟件可以實(shí)現(xiàn)PCB自動(dòng)布局
    的頭像 發(fā)表于 01-07 09:21 ?1489次閱讀
    104條關(guān)于<b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>的小技巧

    PCB可制造性設(shè)計(jì):開啟高效生產(chǎn)的鑰匙

    PCB可制造性設(shè)計(jì)(DFM)是指在 PCB 設(shè)計(jì)階段就充分考慮制造過(guò)程的各種因素,以確保設(shè)計(jì)能夠高效、高質(zhì)量地制造出來(lái)。今天來(lái)跟捷多邦小編一起簡(jiǎn)單認(rèn)識(shí)一下
    的頭像 發(fā)表于 11-05 13:49 ?777次閱讀

    BiCMOS ICs供電的考慮因素

    電子發(fā)燒友網(wǎng)站提供《BiCMOS ICs供電的考慮因素.pdf》資料免費(fèi)下載
    發(fā)表于 10-23 09:34 ?0次下載
    BiCMOS ICs供電的<b class='flag-5'>考慮</b><b class='flag-5'>因素</b>