運算放大器和p溝道MOSFET構成低壓差高電流線性穩(wěn)壓器，對負載階躍具有出色的瞬態(tài)響應。壓差在 2A 負載時為 300mV。

線性穩(wěn)壓器（相對于開關類型）通常是產生低于3.3V的電源電壓的最佳選擇。在低輸出電壓和中等負載電流下，線性類型成本更低，需要的空間更少，但保持合理的效率。例如，圖1所示電路的效率高于87%。

圖1.這些線性穩(wěn)壓器在 2.9V 時可借助 5V 總線 （a） 或單獨從 3.3V （b） 產生 2A 電流。

可用的“低壓差”線性穩(wěn)壓器的壓差可能不足以滿足所需的負載電流。因此，圖1電路采用低閾值p溝道MOSFET，在2A時僅降300mV。如果可用，應由 5V 總線為運算放大器和 2.5V 基準供電（圖 1a）。較高的電源軌電壓使運算放大器能夠更快地驅動MOSFET，從而改善瞬態(tài)響應。（較新的處理器中的電源管理電路可以在數十納秒內改變負載電流。

10MHz運算放大器允許從地到正電源軌的1.9V以內的共模輸入，因此3.3V工作電壓為2.5V基準提供了足夠的空間。采用1.2V基準（圖1b），3.3V電路在線路、負載、溫度和電源電壓瞬變的允許極端范圍內提供±3%的初始輸出精度和±5%的調節(jié)（對于測試的夾具）。圖1a電路在極端情況下測得±4%，在初始精度下測得±2%。當5%V IN變化時，兩個電路輸出的變化均小于1mV，對于0A至2A負載變化時，電路輸出的變化僅為3mV（有關1A至2A負載變化的影響，請參見圖2）。

圖2.對于1A至2A情況（b）和2A至1A情況（c），數字1電路的負載電流（a）的階躍變化為每格10μs至100ns。輸出電壓（頂部走線）的垂直分辨率為 20mV/div，負載電流（底部走線）的垂直分辨率為 1A/div。

如果電路要適應快于100ns的瞬態(tài)上升時間，則布局至關重要。穩(wěn)壓器應靠近負載，VOUT應在負載處檢測。運算放大器和基準電壓源應具有單點接地，以防止接地反彈和噪聲擾亂反饋環(huán)路。

由于任何瞬態(tài)的初始邊沿都會被10μF輸出電容吸收，因此這些元件（如所示的Sanyo OS-CON類型）必須具有非常低的ESR。為了最大限度地降低表面貼裝電容器中引線電感的影響，您可以通過將輸出電流直接穿過電容器的金屬化觸點，將引線長度幾乎減小到零。

審核編輯：郭婷