全球?qū)?a target="_blank">通信服務的需求持續(xù)上升，制造商必須不斷減小新安裝網(wǎng)絡設備的尺寸和成本，同時堅持高標準的服務和質(zhì)量。構建強大網(wǎng)絡的一部分是管理時鐘。時鐘和定時要求范圍從有線和無線網(wǎng)絡集線器的系統(tǒng)級同步到高密度收發(fā)器機柜內(nèi)的本地信號分配。為了應對這些廣泛的設計挑戰(zhàn)，公司聘請信號完整性專家來解釋規(guī)范，監(jiān)督測試，并推薦保證在整個網(wǎng)絡中保持干凈、低抖動時鐘的組件。

向任何信號完整性專家詢問時間抖動，他/她可能會概述分布式組件帶來的挑戰(zhàn)，這些挑戰(zhàn)逐一占用了系統(tǒng)的總抖動預算。時鐘上的時間抖動是邊沿不確定性的量度。所有系統(tǒng)都可以容忍一定程度的時鐘邊沿不確定性。但是，當時鐘邊沿越來越隨機地出現(xiàn)時，系統(tǒng)就會開始崩潰。錯過一個時鐘周期可能會導致發(fā)射器和接收器不同步。

當時間抖動限制系統(tǒng)的整體信噪比或誤碼率時，數(shù)據(jù)可能會丟失。在移動網(wǎng)絡中，這可能會導致通話質(zhì)量下降，甚至掉線。

考慮一個需要四個串聯(lián)時鐘函數(shù)的系統(tǒng)：倍頻、分頻、相位偏移和電平轉(zhuǎn)換。如果每個功能由單獨的組件執(zhí)行，則必須以數(shù)學方式組合每個器件的時間抖動，以計算總時鐘路徑抖動。四個級聯(lián)分量，每個分量的抖動規(guī)格為 1.5 皮秒 （ps） rms，產(chǎn)生的總抖動為 3 ps rms（注意：平方和方法的平方根適用）。

因此，完整的時鐘路徑的抖動是單個元件的兩倍。

現(xiàn)在，將其與將所有關鍵定時功能集成到單個器件中的解決方案進行比較，即完整的鎖相環(huán)（PLL），包括用于倍頻的壓控振蕩器（VCO）、具有內(nèi)置相位偏移功能的五通道分頻器以及提供LVPECL、LVDS或CMOS電平選擇的時鐘輸出驅(qū)動器。通過集成方法，總時鐘路徑抖動可以控制在遠低于1 ps rms。

ADI公司的AD9516集成式2.8 GHz時鐘發(fā)生器，具有14通道分配功能，使網(wǎng)絡設計人員能夠從單個芯片生成14個干凈的低抖動時鐘。此外，AD9516的9516路LVPECL輸出之間的時間偏差較低。此功能意味著設計人員可以確保所有六個時鐘邊沿都發(fā)生在明確定義的時間窗口內(nèi)。LVDS/CMOS通道包括可編程延遲塊，可用于補償系統(tǒng)其他部分的延遲。兩個輸入（A 和 B）具有自動切換功能，可在參考時鐘發(fā)生故障時提供保護。最后，由于獨立振蕩器是網(wǎng)絡中最有可能發(fā)生故障的元件之一，AD<>通過片內(nèi)集成VCO來提高整體系統(tǒng)可靠性。

審核編輯：郭婷