為高效的低損耗功率開(kāi)關(guān)應(yīng)用選擇低導(dǎo)通電阻 MOSFET？不要忘記檢查是否有隱藏的妥協(xié)。

耗電應(yīng)用要求提高系統(tǒng)效率，以滿(mǎn)足消費(fèi)者和監(jiān)管部門(mén)對(duì)更清潔空氣和減少碳足跡的要求。這推動(dòng)了對(duì)理想的“無(wú)損耗”電源開(kāi)關(guān)的需求，在大多數(shù)現(xiàn)代電子系統(tǒng)中，這種開(kāi)關(guān)是通過(guò)功率MOSFET實(shí)現(xiàn)的。

完美的電源開(kāi)關(guān)在關(guān)閉時(shí)具有無(wú)限電阻，打開(kāi)時(shí)具有零電阻，并且關(guān)閉和打開(kāi)之間的轉(zhuǎn)換將是瞬時(shí)的，而不會(huì)引起尖峰或其他瞬態(tài)噪聲。然而，在MOSFET的現(xiàn)實(shí)世界中，關(guān)斷時(shí)的電阻是有限的，總會(huì)有一些漏電流（IDSS），并且半導(dǎo)體制造商嘗試時(shí)，打開(kāi)時(shí)的電阻（RDS（開(kāi)啟）） 永遠(yuǎn)不會(huì)為零。但這并不能阻止他們?cè)噲D盡可能低。

降低R的各種方法DS（開(kāi)啟）可以使用溝槽MOSFET，每種MOSFET都可能產(chǎn)生不必要的副作用，從而影響各種應(yīng)用的性能。

對(duì)于典型的功率MOSFET，溝槽結(jié)構(gòu)的“有源”部分包含在硅的頂部幾μm內(nèi)，大部分損耗發(fā)生在該區(qū)域內(nèi)。剩余的硅，稱(chēng)為基板，在制造過(guò)程中提供機(jī)械穩(wěn)定性。減小基板厚度可以顯著降低MOSFET的電阻和熱阻，但背面研磨會(huì)產(chǎn)生額外的成本。

細(xì)胞間距

較低的RDS（開(kāi)啟）大多數(shù)供應(yīng)商通常通過(guò)添加更多并行通道來(lái)實(shí)現(xiàn)，這通常會(huì)降低電池間距，這會(huì)導(dǎo)致熱不穩(wěn)定，因?yàn)橄噜忞姵貢?huì)導(dǎo)致溫升影響通道的閾值電壓。它還會(huì)增加MOSFET的電容，從而影響開(kāi)關(guān)性能。相反，SOA可能會(huì)因窄細(xì)胞間距而受到嚴(yán)重影響。超結(jié)技術(shù)使用帶有P型支柱的更深溝槽可以在不降低電池間距的情況下降低通道電阻，并且不會(huì)影響SOA性能。

漂移電阻，通過(guò)改變漂移區(qū)域的摻雜 RDS（開(kāi)啟）可以減少，但 IDSS漏電流和VDS關(guān)斷條件下的額定電壓可能會(huì)受到負(fù)面影響。我DSS通常用于制造最終測(cè)試以篩選出有缺陷的設(shè)備，接受更高的泄漏電流可能意味著在最終測(cè)試期間可能未檢測(cè)到更多有缺陷的產(chǎn)品

溝槽阻力

封裝電阻

通過(guò)使用銅夾和漏極焊盤(pán)代替鍵合線(xiàn)，可以降低封裝電阻，結(jié)合使用多個(gè)源極引腳，在產(chǎn)品的整個(gè)生命周期內(nèi)，還將對(duì)電感、額定電流、熱性能和魯棒性產(chǎn)生積極影響。

不言而喻，降低 RDS（開(kāi)啟）有時(shí)會(huì)導(dǎo)致不必要的權(quán)衡，要求苛刻的應(yīng)用（如電源ORing，熱插拔，電機(jī)驅(qū)動(dòng)和負(fù)載切換）可能無(wú)法接受這些權(quán)衡 - 也不應(yīng)該接受。

下一頁(yè) PowerS3 MOSFET – 具有軟恢復(fù)功能的超快速開(kāi)關(guān)

Nexperia最新加入NextPowerS3產(chǎn)品組合，將超結(jié)技術(shù)與銅夾式LFPAK封裝相結(jié)合，提供具有競(jìng)爭(zhēng)力的RDS（開(kāi)啟）走向市場(chǎng)。最新器件提供 0.5 mΩ（典型值）、高達(dá) 380 A 的直流額定電流，此外還有 6 倍的線(xiàn)性模式 （SOA） 性能（見(jiàn)下圖）和極具競(jìng)爭(zhēng)力的 Q 值g, 1DS（開(kāi)啟）品質(zhì)因數(shù)。

新部件在不影響其他重要參數(shù)的情況下提高了性能。

PSMNR58-30YLH安全操作區(qū)域;連續(xù)和峰值漏極電流與漏源電壓的關(guān)系

審核編輯：郭婷