1 運行平臺
硬件:CRD500數(shù)字信號處理板
系統(tǒng):win7/64(推薦);win7/32;win10/64
軟件:Quartus13.1/ModelSimSE 10.1c/Verilog HDL/Matlab2014a
2 主要功能及性能指標
2.1 主要功能
1)可產生ASK、FSK、PSK、單頻信號、三角波、鋸齒波、方波
2)載波頻率、調制參數(shù)等波形參數(shù)可設置
3)可通過串口設置信號參數(shù)
2.2 主要性能指標
1)系統(tǒng)時鐘:50MHz
2)串口協(xié)議:9600bps波特率、1位起始位、8位數(shù)據(jù)位、1位停止位、無校驗位
3)載波頻率范圍:1MHz~4.75MHz可變,步進250kHz
4) 基帶信號碼速率范圍:100kHz~475kHz,步進25kHz
5)三角波頻率范圍: 6kHz~98kHz,共16種頻率可設置
6) 鋸齒波頻率范圍: 12kHz~195kHz,共16種頻率可設置
7)方波頻率范圍:50kHz~237.5kHz,步進12.5kHz
3 程序結構框圖說明
信號發(fā)生器電路程序主要串口通信模塊(uart.v)、方波模塊(square.v)、鋸齒波模塊(sawtooth.v)、三角波模塊(triangle.v)、基帶數(shù)據(jù)模塊(pcm.v)和調制模塊(modulate.v)組成。
uart.v模塊完成與計算機之間的串口通信,接收串口發(fā)出的指令,并將接收到的指令回送至計算機,驗證指令傳輸?shù)恼_性。串口接收的指令送至各信號波形產生模塊,產生相應參數(shù)的信號波形。
方波模塊(square.v)、鋸齒波模塊(sawtooth.v)、三角波模塊(triangle.v)分別根據(jù)指令參數(shù)產生方波、鋸齒波和三角波信號?;鶐?shù)據(jù)模塊產生8比特循環(huán)的基帶數(shù)據(jù)11111010,并將基帶數(shù)據(jù)送至調制模塊modulate.v。modulate.v模塊產生正弦波、ASK、PSK和FSK信號。
波形輸出選擇控制邏輯根據(jù)串口指令輸出對應的波形信號,經信號處理板上的DA轉換及濾波電路后,形成模擬波形輸出。
審核編輯:劉清
-
濾波電路
+關注
關注
47文章
653瀏覽量
71166 -
FSK
+關注
關注
14文章
117瀏覽量
59675 -
信號發(fā)生器
+關注
關注
28文章
1637瀏覽量
112233 -
串口通信
+關注
關注
34文章
1652瀏覽量
57358 -
PSK
+關注
關注
1文章
27瀏覽量
21416
原文標題:信號發(fā)生器電路(Quartus/Verilog/CRD500)
文章出處:【微信號:杜勇FPGA,微信公眾號:杜勇FPGA】歡迎添加關注!文章轉載請注明出處。
發(fā)布評論請先 登錄
實用的多種波形信號發(fā)生器電路
基于AD9857的信號發(fā)生器的設計
信號發(fā)生器原理_DDS芯片及應用_DDS信號發(fā)生器設計

評論