Testbench是幾乎所有做動態(tài)仿真驗證的工程師都要面對的問題,可能是需要設(shè)計,或者開發(fā),又或者是維護,總有很多事情要在這上面折騰。Testbench可以很簡單,也可以很復(fù)雜。
在面對具體的驗證對象的時候,如何利用我們手頭的工具,比如SV/UVM/Python等,去搭建一個簡潔高效的、可維護性和可重用性強的testbench,是一個非常重要且值得討論的問題,甚至不同的工程師就能總結(jié)出自己的一套經(jīng)驗法則。
本文將從架構(gòu)(Architecture)、實現(xiàn)(Implementation)、維護(Maintenance)這三個方面著手,討論設(shè)計和構(gòu)建testbench通常需要考慮的問題,不涉及編程實操,不涉及驗證計劃。
01 Architecture
Testbench架構(gòu)定義很大程度影響著仿真程序的執(zhí)行效率。這里的討論將分三個小點展開:驗證環(huán)境本身結(jié)構(gòu),層次化測試激勵,以及配置信息的傳播。
最簡單的驗證環(huán)境,或者說驗證環(huán)境的一般雛形,包括driver、monitor、sequencer、model、checker、scoreboard等這么一些組件,連接關(guān)系也很簡單。然而在實際工程項目中,特別是到了系統(tǒng)集成級,由于驗證對象很龐大,驗證環(huán)境的組件數(shù)量往往成倍數(shù)增加,連接關(guān)系和控制關(guān)系也會變得更加復(fù)雜。
層次化的測試激勵來源于我們對測試場景的定義和對激勵控制的需求。一般來說,測試場景定義得越抽象,測試激勵的層次就會相應(yīng)地增加,對測試激勵的控制也會更加復(fù)雜。舉個例子,假設(shè)我們想要測試CHI NoC中HN對某一種transaction的響應(yīng)行為,那么只需要啟動讓RN agent直接發(fā)出transaction的sequence即可;某天我們想要測試HN處理不同hazard(多筆請求產(chǎn)生沖突)的行為,那么我們可以通過封裝多個base sequence來實現(xiàn)該目的。
配置信息的傳播在testbench架構(gòu)中很重要。配置信息一般包括對DUT參數(shù)或者宏定義的配置、驗證環(huán)境組件的開關(guān)配置、測試激勵權(quán)重的配置等等。配置信息使得當(dāng)前驗證環(huán)境可以被有效復(fù)用,可以覆蓋到更多的測試場景。通常我們可以通過分享config對象句柄的方式來傳遞配置信息。
02 Implementation
在實現(xiàn)上要考慮的問題會比較雜,這里舉幾個常見的主題:數(shù)據(jù)結(jié)構(gòu)的定義,建模和檢查方式,覆蓋率收集,以及仿真的啟動和結(jié)束。
數(shù)據(jù)結(jié)構(gòu)的定義應(yīng)當(dāng)完整,并提供足夠的方法使其能夠被高效操作。數(shù)據(jù)結(jié)構(gòu)容易直接想到的就是sequence_item的定義,決定了數(shù)據(jù)在testbench各組件中游走的包格式。除此之外,需要定義config對象的數(shù)據(jù)結(jié)構(gòu),自定義的建模方式可能需要一種新的數(shù)據(jù)類型等等。
建模和檢查方式強依賴于驗證計劃。大白話是,確定需要覆蓋的測試點和覆蓋方法,對此再分門別類定義checker,根據(jù)checker所需要的信息定義建模方式。這里的建模指的是在testbench中實現(xiàn)DUT中某個模塊的功能,或者記錄DUT狀態(tài)信息,使得檢查測試結(jié)果時有理有據(jù)。
覆蓋率是芯片項目驗收的關(guān)鍵技術(shù)指標,收集覆蓋率就變成testbench必要的功能。定義覆蓋點的位置以及收集覆蓋率的方式都比較靈活,如果沒有統(tǒng)一規(guī)劃和管理,容易讓同一個testbench中收集覆蓋率變得分散而不好管理。
仿真的啟動和結(jié)束主要為了實現(xiàn)這兩部分功能:測試用例開始前的初始化和仿真結(jié)束時的狀態(tài)檢查。仿真驗證不代表一上來就給驗證對象灌激勵,除了要處理好復(fù)位、上電流程之外,通常還要其他初始化工作,比如將某些接口tie成固定值、初始化控制寄存器的值、加載memory的內(nèi)容等等。仿真結(jié)束時,除了要確保DUT已經(jīng)完成對測試激勵的完整響應(yīng),還需要檢查DUT以及testbench自身的一些狀態(tài)是否符合預(yù)期。
03 Maintenance
在項目迭代中通常會復(fù)用到前項目的驗證環(huán)境,這就導(dǎo)致testbench的維護工作需要做得比較長遠,否則容易積重難返,最后誰也不敢做出更新或者改進。Testbench的維護有這么幾個重要的主題:驗證環(huán)境的集成,工程目錄結(jié)構(gòu),各類腳本管理,以及相關(guān)文檔的整理。
驗證環(huán)境的集成指的是將底層驗證環(huán)境的向上復(fù)用,這種操作在實際項目中非常常見,也是提高驗證效率和節(jié)約人力的好方法。當(dāng)testbench需要被集成復(fù)用,需要提前溝通好雙方的需求和配置方式。
工程目錄結(jié)構(gòu)一般要遵守項目管理的統(tǒng)一安排,使得環(huán)境在需要維護時檢索效率比較高。否則,當(dāng)驗證環(huán)境變得非常龐大之后,在一個結(jié)構(gòu)混亂的工程目錄中找文件會非常麻煩,所以不要隨意存放文件。
環(huán)境腳本雖然不作為testbench本身的一部分,卻是維護驗證環(huán)境的必要工具。這里的腳本主要的工作有文本處理、自動化生成文件、提交仿真任務(wù)等內(nèi)容,當(dāng)需求發(fā)生變化,相應(yīng)的腳本也就需要更新和維護。
審核編輯:劉清
-
UVM
+關(guān)注
關(guān)注
0文章
183瀏覽量
19842 -
python
+關(guān)注
關(guān)注
56文章
4848瀏覽量
88923 -
芯片驗證
+關(guān)注
關(guān)注
5文章
40瀏覽量
47822 -
DUT
+關(guān)注
關(guān)注
0文章
192瀏覽量
13259
原文標題:芯片驗證 | 大話題:如何設(shè)計和構(gòu)建Testbench
文章出處:【微信號:處芯積律,微信公眾號:處芯積律】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
testbench設(shè)置的問題
LFSR testbench V1.2
Writing Testbench

testbench怎么寫_testbench經(jīng)典教程VHDL

簡單的Testbench設(shè)計
介紹FPGA中testbench的編寫技巧

典型的UVM Testbench架構(gòu)

Verilog Testbench怎么寫 Verilog Testbench文件的編寫要點

Testbench的基本組成和設(shè)計規(guī)則

編寫高效Testbench的指南和示例

評論