引言：上一篇文章我們介紹了通過添加電阻器、場(chǎng)效應(yīng)晶體管（FET）開關(guān)、電平轉(zhuǎn)換器甚至其他Xilinx FPGA等選項(xiàng)實(shí)現(xiàn)HP Bank IO與2.5V/3.3V外設(shè)對(duì)接的方法。本文介紹利用TI公司TXS0108實(shí)現(xiàn)FPGA IO Bank接不同外設(shè)IO接口電壓轉(zhuǎn)換。

FPGA與LVDS ADC外設(shè)互聯(lián)

項(xiàng)目設(shè)計(jì)中采用了兩片高速并行LVDS ADC，單片ADC差分對(duì)有36對(duì)，采樣速率最大3Gbps，ADC與K7 FPGA的HR Bank互聯(lián)。由于Xilinx 7系列FPGA HR Bank的LVDS電平供電VCCO為2.5V，而ADC SPI控制接口電平為1.8V，此時(shí)，ADC數(shù)據(jù)輸出LVDS接口可以直接與FPGA互聯(lián)，而1.8V的SPI接口需要進(jìn)行電平轉(zhuǎn)換才可與該BANK互聯(lián)。設(shè)計(jì)采用TI公司TXS0108芯片實(shí)現(xiàn)IO電平轉(zhuǎn)換。

圖1：采用TI公司TXS0108芯片實(shí)現(xiàn)ADC SPI IO電平轉(zhuǎn)換

2. FPGA與QSPI Flash外設(shè)互聯(lián)

項(xiàng)目中選擇的QSPI Flash為MT25QU256ABA1EW7，供電電壓1.8V，由于FPGA專用Flash接口IO Bank由于其他外設(shè)原因VCCIO需要采用2.5V供電，此時(shí)同樣也需要考慮電平兼容問題，具體設(shè)計(jì)如下圖所示。

圖2：采用TI公司TXS0108芯片實(shí)現(xiàn)Flash IO電平轉(zhuǎn)換

3.需要注意的問題

由于TXS0108或同類型器件的特點(diǎn)，該器件具有自動(dòng)識(shí)別轉(zhuǎn)換方向的特點(diǎn)，無需控制信號(hào)方向。但該器件的缺點(diǎn)是具有非常弱的驅(qū)動(dòng)能力，uA級(jí)別。如果線路上存在終端或其他重負(fù)載，可能會(huì)導(dǎo)致邏輯故障。終端和總線負(fù)載必須大于50 kΩ 以避免邏輯中斷。因此，I2C和1Wire等開漏總線與這種類型的電平轉(zhuǎn)換器不兼容。