chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Systemverilog里class類型的記錄

冬至子 ? 來源:CSDN ? 作者:谷公子 ? 2023-05-24 14:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1. class內(nèi)容

class里面包含data和對data進行操作的subroutines(functions and tasks)。class的data稱為class properties,subroutines稱為methods。兩者都是class的members。

class相當于是定義了一個data type。object是該class的instance。Object handle是持有該class type的變量。

class里的method的lifetime必須為automatic,如果定義成static是非法的(這里不是指static task,而是task內(nèi)static的variables或arguments)

2. class構(gòu)造函數(shù)

systemverilog提供了class的構(gòu)造函數(shù),支持在創(chuàng)建object的時候?qū)nstance進行初始化。

如果用戶沒有顯示指定new方法,那么隱藏的new方法將會被自動加上。在子類的new方法里應該首先call父類的new構(gòu)造函數(shù)。

super.new需要在子類構(gòu)造函數(shù)中第一條語句就執(zhí)行,這是因為superclass需要在子class之前被初始化,如果用戶沒有提供superclass的初始化,那么compiler會自動插入super.new。

image.png

3. static

class中的static properties可以直接引用,不需要該通過class的instance。

class中的methods也可以是static,static method不能訪問non-static members(properties或methods),但它可以訪問同個class內(nèi)的static members。如果它訪問了non-static members或this handle,那么應該報編譯錯誤。Static methods也不能是virtual。

Static method和task with static lifetime是不一樣的,前者描述的是class內(nèi)method的lifetime,而后者描述的是task內(nèi)variables和arguments的lifetime。

4. shallow copy和deep copy

Shallow copy只是復制原有object的properties,但如果原有object里含有object handler,也只是復制handler的值,不會把handler object里的properties也進行復制。

Shallow copy也不會創(chuàng)建新的coverage objects(covergroup instances)。

如果要做到連handler里的properties都復制,那么需要deep_copy,deep copy需要user自己實現(xiàn)的。

5. chaining constructors

如果多層class extend的話,那么在constructor里需要調(diào)用父類的constructor。

如果父類的constructor需要arguments,那么有兩種方法:1. 用super.new(xx)傳進去;2. 在extend父類class時就傳進去的,用這種方式,在constructor里就別加super.new(xx)了。

父類的new函數(shù)如果不需要arguments(沒有參數(shù)或參數(shù)帶默認值),那么在子類constructor里對super.new()可寫可不寫,不寫的話,compiler會自動插入。如果父類的constructor需要傳參數(shù),那么compiler自動插入也只是為super.new(),也不會給你傳參數(shù)值進去的(除非在extend時指定),這樣simulator會報錯。

記?。喝绻麑ew定義為local,那么該類將不可以被繼承的。

在子類構(gòu)造函數(shù)中需要第一條調(diào)用父類構(gòu)造函數(shù)super.new()中,要等super.new()執(zhí)行完之后,才會做son class的property初始化,如果property有指定初始值,那么就賦值,如果沒有指定,那就是undefined的。最后才會繼續(xù)執(zhí)行son class構(gòu)造函數(shù)中super.new()以下的語句。因此在給父類構(gòu)造函數(shù)傳輸參數(shù),如果用子類定義的變量,那么結(jié)果會是undefined的,因此,來不及初始化啊。例子如下:

image.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Verilog
    +關注

    關注

    30

    文章

    1368

    瀏覽量

    113550
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    [啟芯公開課] SystemVerilog for Verification

    學快速發(fā)展,這些趨勢你了解嗎?SystemVerilog + VM是目前的主流,在未來也將被大量采用,這些語言和方法學,你熟練掌握了嗎?對SoC芯片設計驗證感興趣的朋友,可以關注啟芯工作室推出的SoC芯片
    發(fā)表于 06-10 09:25

    systemverilog學習教程

    systemverilog的一些基本語法以及和verilog語言之間的區(qū)別。
    發(fā)表于 04-01 14:24

    更好地理解SystemVerilog的多態(tài)Polymorphism

    保存子類對象,并直接使用父類句柄來調(diào)用子類的方法。因此,SystemVerilog中的多態(tài)性是一種根據(jù)父類對象句柄實際指向不同的對象類型使相同的代碼具備不同行為的能力。為了實現(xiàn)這個目的,父類中
    發(fā)表于 12-05 17:34

    SystemVerilog Assertion Handbo

    SystemVerilog Assertion Handbook1 ROLE OF SYSTEMVERILOG ASSERTIONSIN A VERIFICATION METHODOLOGY
    發(fā)表于 07-22 14:08 ?188次下載

    SystemVerilog的斷言手冊

    SystemVerilog Assertion Handbook1 ROLE OF SYSTEMVERILOG ASSERTIONSIN A VERIFICATION METHODOLOGY
    發(fā)表于 07-22 14:12 ?20次下載

    SystemVerilog語言介紹匯總

    作者:limanjihe ?https://blog.csdn.net/limanjihe/article/details/83005713 SystemVerilog是一種硬件描述和驗證語言
    的頭像 發(fā)表于 10-11 10:35 ?2856次閱讀

    SystemVerilog中枚舉類型的使用建議

    SystemVerilog中枚舉類型雖然屬于一種“強類型”,但是枚舉類型還是提供了一些“不正經(jīng)”的用法可以實現(xiàn)一些很常見的功能,本文將示例一些在枚舉
    的頭像 發(fā)表于 09-01 14:20 ?2338次閱讀

    SystemVerilog中$cast的應用

    SystemVerilog casting意味著將一種數(shù)據(jù)類型轉(zhuǎn)換為另一種數(shù)據(jù)類型。在將一個變量賦值給另一個變量時,SystemVerilog要求這兩個變量具有相同的數(shù)據(jù)
    的頭像 發(fā)表于 10-17 14:35 ?3722次閱讀

    SystemVerilog中的package

    SystemVerilog packages提供了對于許多不同數(shù)據(jù)類型的封裝,包括變量、task、function、assertion等等,以至于可以在多個module中共享。
    的頭像 發(fā)表于 11-07 09:44 ?1688次閱讀

    SystemVerilog中的struct

    SystemVerilog“struct”表示相同或不同數(shù)據(jù)類型的集合。
    的頭像 發(fā)表于 11-07 10:18 ?3056次閱讀

    Systemverilog中的union

    SystemVerilog union允許單個存儲空間以不同的數(shù)據(jù)類型存在,所以union雖然看起來和struct一樣包含了很多個成員,實際上物理上共享相同的存儲區(qū)域。
    的頭像 發(fā)表于 11-09 09:41 ?1245次閱讀

    SystemVerilogclass的基本概念

    class,是面向?qū)ο缶幊蹋╫bject-oriented programming (OOP))的基礎,而OOP可以讓你創(chuàng)建更高抽象級別的驗證環(huán)境(如UVM)。
    的頭像 發(fā)表于 11-14 09:11 ?2343次閱讀

    SystemVerilogclass是什么意思

    class,是面向?qū)ο缶幊蹋╫bject-oriented programming (OOP))的基礎,而OOP可以讓你創(chuàng)建更高抽象級別的驗證環(huán)境(如UVM)。
    的頭像 發(fā)表于 11-14 09:11 ?1853次閱讀

    FPGA學習-SystemVerilog語言簡介

    SystemVerilog是一種硬件描述和驗證語言(HDVL),它基于IEEE1364-2001 Verilog硬件描述語言(HDL),并對其進行了擴展,包括擴充了 C語言 數(shù)據(jù)類型、結(jié)構(gòu)、壓縮和非
    的頭像 發(fā)表于 12-08 10:35 ?2864次閱讀

    SystemVerilog的regions以及events的調(diào)度

    本文講一下SystemVerilog的time slot的regions以及events的調(diào)度。SystemVerilog語言是根據(jù)離散事件執(zhí)行模型定義的,由events驅(qū)動。
    的頭像 發(fā)表于 07-12 11:20 ?2549次閱讀
    <b class='flag-5'>SystemVerilog</b><b class='flag-5'>里</b>的regions以及events的調(diào)度