本篇繼續(xù)介紹數(shù)電第二章——門電路的相關(guān)內(nèi)容。本章雖然個人感覺重要程度不如之后的幾章，但是也是相當(dāng)重要的一部分，并且學(xué)習(xí)起來有一定的困難，因此需要對于一些重點部分進(jìn)行適當(dāng)?shù)闹匾暋?/p>

1考點總結(jié)

1.分析所給TTL電路的邏輯(真值表和邏輯式)

2.計算TTL門電路的扇出系數(shù)

3.OC門負(fù)載電阻的計算

4.分析所給的CMOS電路的邏輯(真值表和邏輯式)

2各考點分析

首先這些電路都是不需要會畫的，會分析就行，因此在復(fù)習(xí)的時候不要花大把的時間去記憶電路圖，熟悉熟悉就可以，重點在于分析。

1.TTL門電路

①TTL反相器

電路如圖分為輸入、倒向、輸出三級。后兩級都是我們在模電中就已經(jīng)熟知的結(jié)構(gòu)，在這里不再贅述。輸入級的D1管的作用就是保護(hù)，對電路本身沒有太大影響。我們在這里給定一定的條件，借以分析。

設(shè)：VCC=5VVIL=0.2V，VIH=3.4V，VON=0.7V，R1=4kΩ。(注意這里的VCC=5V，所有的TTL電路的VCC都必須是5V.另外R1=4KΩ也是一個定制，在TTL反相器中一般不改變。)

所謂的邏輯分析，就是畫真值表，給定輸入的高低電平所有情況，觀 察對應(yīng)的輸出，并寫出邏輯表達(dá)式的過程。因此我們分輸入的高低電平兩種情況討論：

1>VI=0.2V。

此時的T1管必定導(dǎo)通，因此Vb1被鉗位在0.9V.觀察c1和b2，這兩個電流從理論上講應(yīng)當(dāng)是相反的，因此都等于零。從而可以算出ib1=ie1≈1mA。而Ibs≈0，進(jìn)而滿足了ib1>>Ibs這一深度飽和條件。我們知道深度飽和的條件下，VE=VES<0.3V，這里我們?nèi)?.1V，顯然T2管是截止的，那么R2是沒有大電流流過的，可以認(rèn)為Vb4處于高電平狀態(tài)，同理Vb5處于低電平狀態(tài)，即T4導(dǎo)通，T5截止，Y處于高電平狀態(tài)。

2>VI=3.4V。

這一情況請讀者自行依照上文分析，最后可以得到Y(jié)處于低電平狀態(tài)。

綜合上述畫出真值表，寫出邏輯表達(dá)式：

這里必須提到的一點還有TTL反相器的輸入伏安特性曲線，如下圖。請讀者記住圖中對應(yīng)高低電平下的輸入電流值，在與非門和或非門的電路分析中需要使用到。

②TTL與非門和或非門

電路圖如下：

由于TTL電路的分析過程大同小異，這里就不再做過多的敘述，值得注意的一點是TTL與非門輸入級的雙輸入端結(jié)構(gòu)。這個結(jié)構(gòu)導(dǎo)致與非門在低電平時雖然有兩個輸入端，但是輸入電流依然只有-1mA，而高電平時要按照兩個計算，為40*2=80uA。另外在其他計算中，請一定要格外注意與非門和或非門的多輸入端結(jié)構(gòu)導(dǎo)致的電流加倍問題，題設(shè)一般給的都是一端輸入的電流要求。

2.TTL門電路的扇出系數(shù)計算

扇出系數(shù)的定義是：一個TTL門電路可以帶動相同門電路的數(shù)目。一般是指電流的允許值。這里給出一道例題借以講述：

3.OC門負(fù)載電阻的計算

OC門即為集電極開路門電路，是為了實現(xiàn)“線與”這個邏輯而存在的一種電路，只要把幾個OC門的輸出Y直接用導(dǎo)線連在一起，就可以得到這幾個輸出的“與”邏輯，但是OC門對于負(fù)載電阻RL有著嚴(yán)格的要求：

這里需要特別注意，針對與非門，m為輸入端數(shù)，m'為負(fù)載門數(shù);針對或非門，m和m'都是輸入端數(shù)，這是上文提到的與非門輸入電流問題導(dǎo)致的。

4.CMOS集成門電路

CMOS門電路相較于TTL電路簡便許多，并且不會存在溫漂等問題，分析起來要簡單的多，因此實際電路設(shè)計中，TTL電路已經(jīng)逐步被CMOS工藝所替代。由于過于簡單，CMOS電路的分析請讀者自行學(xué)習(xí)，這里強(qiáng)調(diào)的一點是，請一定要注意COMS電路中NMOS和PMOS的上下位置關(guān)系不要顛倒，以及N和P型的電壓導(dǎo)通情況不要搞混。