關(guān)于FPGA四輸入、六輸入基本邏輯單元LUT的一點(diǎn)理解
我們知道FPGA由LUT、IO接口、時鐘管理單元、存儲器、DSP等構(gòu)成，我覺得最能代表FPGA特點(diǎn)的就是LUT了。當(dāng)然不同廠家、同一廠家不同階段FPGA的LUT輸入數(shù)量是不同的，隨著技術(shù)的發(fā)展，LUT的輸入數(shù)量也在增加。
作為FPGA最基本的電路單元，承擔(dān)著各種電路功能的實現(xiàn)，如果能夠理解LUT對電路的實現(xiàn)及影響，對我們進(jìn)行FPGA開發(fā)及優(yōu)化有著至關(guān)重要的作用。如果電路的輸入數(shù)量遠(yuǎn)大于LUT的輸入數(shù)量，LUT在實現(xiàn)電路時必然采用級聯(lián)方式，級聯(lián)數(shù)量必定會造成電路的延時，有時候會嚴(yán)重制約系統(tǒng)的最高運(yùn)行頻率。
如果我們能夠理解好這一點(diǎn)，那么我們在設(shè)計電路的時候就要盡量避免級聯(lián)級數(shù)太多，對電路進(jìn)行優(yōu)化，比如插入寄存器等方式來減少電路的延時，保證系統(tǒng)的正常運(yùn)行。
附XILINX 7Series基本邏輯單元框圖
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1654文章
22273瀏覽量
629863 -
存儲器
+關(guān)注
關(guān)注
39文章
7713瀏覽量
170779 -
Xilinx
+關(guān)注
關(guān)注
73文章
2192瀏覽量
129820 -
時鐘
+關(guān)注
關(guān)注
11文章
1950瀏覽量
134514 -
LUT
+關(guān)注
關(guān)注
0文章
52瀏覽量
13059
原文標(biāo)題：關(guān)于FPGA四輸入、六輸入基本邏輯單元LUT的一點(diǎn)理解
文章出處：【微信號：zhuyandz，微信公眾號：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
初識FPGA CLB之LUT實現(xiàn)邏輯函數(shù)
LUT中文名字叫查找表。以7系列的FPGA為例，每一個Slice里面有四個LUT。FPGA就是通
深入理解 FPGA 的基礎(chǔ)結(jié)構(gòu)
FPGA 的兩個最基本的部分是組合邏輯以及時序邏輯，分別實現(xiàn)這兩個基本部分的結(jié)構(gòu)就是 FPGA 的基本單元。組合
發(fā)表于 04-03 17:39
請教ALTERA的FPGA什么時候開始使用6輸入LUT？
`Xilinx片子一般從65nm工藝以上就使用6輸入LUT，新器件的Slice包含4個6輸入LUT和8個寄存器等。Cyclone V的片子是
發(fā)表于 10-26 10:58
FPGA基礎(chǔ)知識0（查找表LUT和編程方式）
Flash或者熔絲與反熔絲工藝的查找表結(jié) 構(gòu)。通過燒寫文件改變查找表內(nèi)容的方法來實現(xiàn)對FPGA的重復(fù)配置。 根據(jù)數(shù)字電路的基本知識可以知道，對于一個n輸入的邏輯運(yùn)算，不管是與或非運(yùn)算還
發(fā)表于 05-09 15:04
如何在LUT和邏輯元件之間以及邏輯元件和邏輯單元之間進(jìn)行交換
嗨，我目前正在對設(shè)計進(jìn)行初步分析。我正在研究關(guān)于實現(xiàn)不同功能所需資源的不同FPGA。我找不到一種方法來將設(shè)計使用的LUT數(shù)量相關(guān)聯(lián)，并將其轉(zhuǎn)換為virtex和spartan范圍的
發(fā)表于 01-08 10:18
Spartan 6 FPGA LUT中是否有pmos和nmos transisors？
transisors？Spartan 6有6個輸入LUT，所以如果我想實現(xiàn)一個簡單的兩個輸入“和”門，那么其他四個
發(fā)表于 08-09 09:16
請問一下FPGA的LUT到底是如何實現(xiàn)邏輯功能的？
我理解的比較簡單。將代碼燒寫進(jìn)FPGA，芯片內(nèi)部的各個邏輯門通過邏輯連線實現(xiàn)邏輯功能，這些邏輯門
發(fā)表于 04-23 14:12
#共建FPGA開發(fā)者技術(shù)社區(qū)，為FPGA生態(tài)點(diǎn)贊#+2023.11.8+FPGA設(shè)計的實踐與經(jīng)驗分享
一：理解FPGA
FPGA由邏輯單元，(LUT)和存
發(fā)表于 11-08 15:25
LUT如何構(gòu)成邏輯函數(shù)
LUT如何如何構(gòu)成邏輯函數(shù)；2個LUT通過互連可以構(gòu)成7bit輸入，單bit輸出的邏輯。實現(xiàn)方式為兩個L
vLUT表：寫 讀地址輸入、數(shù)據(jù)輸出 入這里面包括
最近的項目邏輯資源不夠，因為應(yīng)用需求，要一組256個四輸入的模塊，后來改吧改吧，改成了一組165個6輸入
FPGA中實現(xiàn)LUT設(shè)計的簡介
在FPGA中，實現(xiàn)邏輯的基本單元是查找表（LUT）而非基本門電路。目前的FPGA中，單一LE或者
發(fā)表于 12-29 17:27
?14次下載
解析數(shù)字電路的與、或、非等邏輯是通過 6 輸入的查找表實現(xiàn)
在 7 系列中實現(xiàn)數(shù)字電路的與、或、非等邏輯是通過 6 輸入的查找表實現(xiàn)的。LUT 有 6 個輸入（A1~A6）和 2 個輸出（O5~O6）。在一
一文詳解xilinx CLB基本邏輯單元
CLB是xilinx基本邏輯單元，每個CLB包含兩個slices，每個slices由4個(A,B,C,D)6輸入LUT和8個寄存器組成。
工商網(wǎng)監(jiān)
評論