前言：

最近看到群里面有些萌新在進(jìn)行討論 數(shù)字電路中的復(fù)位邏輯 ，所以專門(mén)寫(xiě)一篇討論復(fù)位的文章，希望能幫助大家理解 復(fù)位 。

引言： [為什么需要 復(fù)位電路 ]

在IC設(shè)計(jì)中，把復(fù)位和時(shí)鐘電路稱為最重要的兩個(gè)電路一點(diǎn)也不為過(guò)。前者復(fù)位電路把IC設(shè)計(jì)的電路 引導(dǎo)到一個(gè)已知的狀態(tài) ，后者時(shí)鐘電路給IC設(shè)計(jì)的 電路提供澎湃的心跳動(dòng)力 。同時(shí)，這兩者主要作用于 電路中的時(shí)序元件 。對(duì)于 時(shí)序元件 ，不可避免地會(huì)有一些信號(hào)時(shí)間上額外的要求。

正文：

復(fù)位電路的作用 ：

（1）在仿真時(shí)：使仿真的電路進(jìn)入規(guī)定的 初始化狀態(tài)或者其他預(yù)知的狀態(tài) ，基于此狀態(tài)下，電路進(jìn)行狀態(tài)變換。如果 仿真中時(shí)序元件沒(méi)有復(fù)位電路 ，從波形圖****上只能看到時(shí)序單元周?chē)壿嫸际?strong>X標(biāo)紅的狀態(tài)。

（2）在IC設(shè)計(jì)中：復(fù)位信號(hào)可以讓設(shè)計(jì)的硬件電路進(jìn)入一個(gè) 穩(wěn)定且狀態(tài)確定的狀態(tài) ，避免因?yàn)樯想姾箅娐愤M(jìn)入到隨機(jī)的狀態(tài)而硬件死機(jī)。如果用示波器捕捉內(nèi)部時(shí)序單元的信號(hào)狀態(tài)，信號(hào)為 高低電平之一 ，只是高低電平的信號(hào)可能不符合設(shè)計(jì)的預(yù)期。

PS:對(duì)于仿真時(shí)候的信號(hào)未知X狀態(tài)和 IC設(shè)計(jì)中的高低電平 ?？梢缘贸鼋Y(jié)論：在Verilog語(yǔ)法中，用仿真****X狀態(tài)表示**物理時(shí)序單元****電路當(dāng)前狀態(tài)未知，**信號(hào)可能為高或低電平。

PS:由上，是否電路中所有的單元都需要復(fù)位信號(hào)？

答：不是，首先組合邏輯電路是不需要復(fù)位信號(hào)的。其次不需要立刻進(jìn)入明確狀態(tài)的電路：數(shù)據(jù)流水線寄存器、數(shù)據(jù)移位寄存器等也不需要復(fù)位信號(hào)。

復(fù)位電路的分類(lèi) ：

對(duì)于電路中的時(shí)序元件，把復(fù)位信號(hào)受到時(shí)鐘的控制和復(fù)位信號(hào)不受時(shí)鐘的控制兩種電路分別稱為同步復(fù)位電路和 異步復(fù)位電路 。如下圖：

同步復(fù)位 ：

在同步復(fù)位的電路中，只有當(dāng)時(shí)鐘到來(lái)時(shí)才會(huì)把復(fù)位或者數(shù)據(jù)信息傳輸?shù)郊拇嫫鲀?nèi)部，影響寄存器內(nèi)部的狀態(tài)變換。如上圖所示，在同步復(fù)位電路中，復(fù)位信號(hào)本質(zhì)上其實(shí)就是一組 數(shù)據(jù)信號(hào) 。復(fù)位和數(shù)據(jù)信號(hào)都需要在時(shí)鐘的驅(qū)動(dòng)下進(jìn)行傳輸。所以此處的同步復(fù)位電路默認(rèn)就有了 優(yōu)先級(jí)(時(shí)鐘>復(fù)位>數(shù)據(jù)) 。

同步復(fù)位的****優(yōu)點(diǎn) ：

（1）在同步復(fù)位電路下，復(fù)位和數(shù)據(jù)信號(hào)都受到時(shí)鐘信號(hào)的控制，所以同步復(fù)位一般可以確保電路是一個(gè)同步電路 。

（2）在ASIC設(shè)計(jì)中，同步電路一般可以綜合為更小的同步觸發(fā)器（因?yàn)橛|發(fā)器沒(méi)有包含復(fù)位邏輯），但是在FPGA設(shè)計(jì)中并不如此，一般FPGA的時(shí)序元件為 帶異步復(fù)位的觸發(fā)器（也有同步觸發(fā)器，視廠家而定） 。如果在FPGA設(shè)計(jì)中使用同步復(fù)位，其消耗的資源相對(duì)較多。

（3）由于觸發(fā)器的跳轉(zhuǎn)只在 時(shí)鐘的邊沿 ，所以觸發(fā)器可以在 一定程度上過(guò)濾電路毛刺 。進(jìn)而如果復(fù)位由電路內(nèi)部的邏輯控制 ，在這種情況下可以在設(shè)計(jì)中使用同步復(fù)位：通過(guò)可以在一定程度上過(guò)濾電路毛刺的特性， 過(guò)濾掉內(nèi)部電路邏輯產(chǎn)生的毛刺，使設(shè)計(jì)更魯棒 。

同步復(fù)位的****缺點(diǎn) ：

（1）同步復(fù)位需要 較長(zhǎng)的保持復(fù)位狀態(tài)時(shí)間（最小也要大于時(shí)鐘周期） ，保證同步復(fù)位信號(hào)可以到達(dá)每一個(gè)寄存器并且要在有效時(shí)鐘沿之前到達(dá)（在真正設(shè)計(jì)使用的時(shí)候還需要考慮 時(shí)鐘偏斜 、組合邏輯延時(shí)、復(fù)位延時(shí)等，即： 同步復(fù)位信號(hào)時(shí)長(zhǎng)> 時(shí)鐘周期 + 時(shí)鐘偏斜 + 組合邏輯延時(shí) ）。

（2）在低功耗設(shè)計(jì)中，同步復(fù)位一般 不能用于門(mén)控時(shí)鐘控制的電路 。因?yàn)橥綇?fù)位電路中，主要 靠時(shí)鐘驅(qū)動(dòng)復(fù)位和數(shù)據(jù) 。當(dāng)復(fù)位發(fā)出時(shí)，有可能 時(shí)序電路此時(shí)并沒(méi)有時(shí)鐘驅(qū)動(dòng)，那么此時(shí)的復(fù)位就不能完成 。

異步復(fù)位：

擁有異步復(fù)位的寄存器在設(shè)計(jì)的時(shí)候就已經(jīng)多了一個(gè)復(fù)位引腳。通過(guò)觸發(fā)該引腳的狀態(tài)可以在 任何時(shí)候進(jìn)行異步復(fù)位電路中寄存器 。此時(shí)異步復(fù)位電路的默認(rèn)優(yōu)先級(jí)為：( 復(fù)位> 時(shí)鐘> 數(shù)據(jù) ）(如 上上圖 ）。

異步復(fù)位的優(yōu)點(diǎn)：

（1）異步復(fù)位的復(fù)位邏輯和數(shù)據(jù) 邏輯沒(méi)有任何關(guān)系 ，所以相比同步復(fù)位，能夠使數(shù)據(jù)路徑更好地收斂。（上上圖對(duì)比）

（2）不用在時(shí)鐘的控制下進(jìn)行復(fù)位，所以對(duì)于剛才所提到的低功耗設(shè)計(jì)中，可以達(dá)到無(wú)時(shí)鐘復(fù)位的效果[注意：寄存器復(fù)位后的正常狀態(tài)恢復(fù)需要時(shí)鐘參與]。

異步復(fù)位的缺點(diǎn) ：

（1）因?yàn)?異步復(fù)位****不受時(shí)鐘的控制 ，所以當(dāng)電路復(fù)位引腳有毛刺的時(shí)候，會(huì)引起 電路的異常復(fù)位 。

（2）在異步復(fù)位的時(shí)候，如果 釋放復(fù)位信號(hào)在時(shí)鐘有效邊沿周?chē)?/strong> 。那么 可能會(huì)引起時(shí)序單元的輸出出現(xiàn)亞穩(wěn)態(tài)，導(dǎo)致電路亞穩(wěn)態(tài)傳播 。如下圖：