數(shù)據(jù)中心、存儲(chǔ)、汽車和其他新興市場(chǎng)應(yīng)用的增長正在推動(dòng)下一代內(nèi)存技術(shù)（DDR5、LPDDR5）的發(fā)展。與其前輩一樣，最新的內(nèi)存技術(shù)也使用內(nèi)存控制器和PHY之間的標(biāo)準(zhǔn)接口DFI，以降低集成成本并提高性能和數(shù)據(jù)吞吐效率。DFI 也隨著內(nèi)存技術(shù)的發(fā)展而發(fā)展，下一代 DFI 5.0 在這里確保使用 DDR5/LPDDR5 的系統(tǒng)具有更高的性能。在這篇博客中，我們將討論 DFI 5.0 規(guī)范的新功能。

DFI 定義了跨接口高效通信所需的信號(hào)、時(shí)序和功能。該規(guī)范是為內(nèi)存控制器和PHY的設(shè)計(jì)而開發(fā)的，但對(duì)內(nèi)存控制器如何與系統(tǒng)設(shè)計(jì)接口或PHY如何與DRAM設(shè)備接口沒有任何限制。

在DFI 5.0中，訓(xùn)練模式已經(jīng)完全轉(zhuǎn)變?yōu)楠?dú)立于PHY的訓(xùn)練模式，通過PHY訓(xùn)練內(nèi)存接口而不涉及控制器。減速模式也已擴(kuò)展到 2N 模式。還添加了一個(gè)新的信號(hào)dfi_2n_mode以支持此行為。DFI 5.0 還有其他重大改進(jìn)，以降低功耗，并改善互操作性和接口通信。

特定于 LPDDR5 的 DFI 更改

FSP（頻率設(shè)定點(diǎn)）

LPDDR4/5 增加了兩組物理寄存器空間，F(xiàn)SP0 和 FSP1，無需重新訓(xùn)練即可在兩個(gè)不同的工作頻率之間切換。DFI 狀態(tài)接口新增信號(hào)dfi_freq_fsp，指示系統(tǒng)運(yùn)行 FSP。該信號(hào)僅在初始化或DFI頻率變化操作期間應(yīng)更改。新參數(shù) dfifspx_freq已添加（其中 x 由 DRAM 中支持的 FSP 數(shù)量定義），它定義了每個(gè) FSP 的頻率。這是由dfi_frequency信號(hào)和phyfreq_range可編程參數(shù)定義的編碼值。

WCK（寫入時(shí)鐘）

LPDDR5 SDRAM使用兩種不同頻率的時(shí)鐘。WCK 的頻率比命令時(shí)鐘高四倍或兩倍。在DFI 5.0接口中定義信號(hào)以控制WCK同步序列 - 打開WCK，切換模式，靜態(tài)狀態(tài)和關(guān)閉WCK。信號(hào)從控制器發(fā)送到PHY數(shù)據(jù)片，是由數(shù)據(jù)接口時(shí)鐘頻率比定義的相位信號(hào)。dfi_wck_en信號(hào)定義時(shí)鐘何時(shí)啟用或禁用。dfi_wck_toggle信號(hào)傳達(dá) WCK 的狀態(tài)：STATIC_LOW、STATIC_HIGH、切換和FAST_TOGGLE。

DDR5/LPDDR5 的 DFI 接口更改

消息接口

MC 到 PHY 消息接口處理從 MC 到 PHY 的編碼消息的傳輸;它包括信號(hào)和定時(shí)參數(shù)。在 DDR 內(nèi)存子系統(tǒng)中，控制器和/或 PHY 可能支持內(nèi)存子系統(tǒng)功能。在某些情況下，控制器執(zhí)行的函數(shù)可能會(huì)導(dǎo)致需要向 PHY 發(fā)送消息。消息傳遞包括預(yù)定義的消息和特定于設(shè)備的消息?？刂破骱?PHY 應(yīng)支持相同的編碼。

簡而言之，DFI 5.0 具有像 WCK 這樣的新接口，以提高數(shù)據(jù)采樣的速度，并支持多個(gè)頻率集，從而實(shí)現(xiàn)與 DRAM 的無損通信。它還增加了消息接口，以改善MC和PHY之間的通信。其他接口更改包括降低功耗的增強(qiáng)功能、與 PHY 無關(guān)的啟動(dòng)順序以及擴(kuò)展頻率更改支持等。

審核編輯：郭婷