本文要點

接地噪聲是 PCB 上可能出現(xiàn)的多類信號干擾的總稱，所有這些干擾類型都會影響 PCB 的工作方式。

接地噪聲會帶來信號完整性問題和性能問題，最終會導致 PCB 出現(xiàn)故障。

采用新型基板和銅連接器制作 PCB 可以大大減少噪音和電串擾的數(shù)量。

PCB 的功能取決于許多不同的因素，包括物理布局、使用的材料以及隨時間變化的元件壓力。PCB 元件之間的電氣干擾，也被稱為接地噪聲，在 PCB 的運行過程中會產生廣泛的不良后果。這些問題包括破壞信號完整性、意外的熱變化和元件故障。因此，減少接地噪聲是 PCB 設計師應首先關注的要點。本文將深入介紹如何減少接地噪聲。

什么是接地噪聲？

接地噪聲有許多別稱，其中包括電氣干擾和串擾。PCB 中的電路要依靠一定量的電流和電壓才能正常工作。這意味著每個電路都必須有適量的電能，而且電能必須被輸送到正確的位置。如果電路之間發(fā)生意外連接，就會導致電能以意想不到的方式在電路之間溢出，從而產生接地噪聲。

分析接地噪聲

要確保 PCB 正常工作，分析接地噪聲至關重要，在高速 PCB 中更是如此。盡管擁有許多電路的復雜 PCB 更容易產生接地噪聲，但如果設計不良，即使是簡單的電路布局也會產生噪聲。PCB 設計軟件利用噪聲數(shù)字來表明 PCB 具體產生了多少接地噪聲。噪聲數(shù)字可以表明接地噪聲的不同來源及其數(shù)值，如來自于走線之間的意外連接或熱噪聲。

PCB 的布局和電源需求往往意味著，給不同 PCB 帶來問題的接地噪聲來源各不相同。例如，較長的走線更可能存在意外連接，而大功耗 PCB 更可能存在熱問題。由于總是有一些來自預期來源的噪聲，因此功能上是不可能將接地噪聲降低為零的；但是，我們可以盡量將噪聲降至最低。

了解如何減少接地噪聲的重要性

將 PCB 的接地噪聲降至最低，可確保其電路的信號完整性始終完好無損。損失信號完整性會導致從短路到輻射發(fā)射等多種 PCB 問題。這些問題相互疊加會產生級聯(lián)效應，從而隨著時間的推移而不斷增加接地噪聲。當用戶在 PCB 上施加電流時，兩個電路離得越近，它們之間就越有可能產生串擾。借助簡單的幾何形狀，通?？梢越鉀Q此類串擾問題。

盡管降低接地噪聲只是確保 PCB 實現(xiàn)高性能的一部分，但其可以有效規(guī)避諸如電路板故障等令人頭疼的運行時間問題。性能問題也可能表現(xiàn)為數(shù)字網(wǎng)絡中響應時間緩慢、數(shù)據(jù)丟失或耗電量出現(xiàn)峰值。

謹慎選擇 PCB 材料以減少接地噪聲

不同的材料具有不同的導電性，因此組合使用不同的材料是減少接地噪聲的一種方法。在確定減少接地噪聲的最佳途徑時，必須注意 PCB 中對接地噪聲影響最大的兩種關鍵材料類型：放置元件的基板和用于導電走線的金屬。

一塊結構良好的 PCB 應該有強絕緣體的基板和高導電性的導線。PCB 中最常見的基板和導線材料組合是玻璃環(huán)氧樹脂和銅。由于玻璃環(huán)氧樹脂是一種絕緣體，在一般應用中，它能很好地讓電流待在銅線內應有的位置。

然而，設計高速和高頻率 PCB 是一項挑戰(zhàn)，因為它們會自然產生大量的接地噪聲。這不是材料的問題；在設計處理大量電流的 PCB 時，最強大的絕緣體和導體也會承受壓力。這些材料的結構往往需要與其他 PCB 所采用的結構不同。

涉及單端微帶線的新模型允許銅線以低于正常水平的阻抗發(fā)揮作用，從而增強其導電性并從整體上減少接地噪聲。高導電性的銅線可同時減少多種類型的接地噪聲和串擾，在高壓力情況下提高信號完整性和可靠性。

了解如何減少接地噪聲可以對 PCB 功能產生十分積極的影響，因此，設計師應該選用有助于關注這一重要問題的 PCB 分析軟件。Cadence Design Systems 提供了分析 PCB 設計的理想工具，如 Allegro PCB Editor軟件；更有利用增強現(xiàn)實（AR）技術和直觀互動來準確評估并改進 PCB的inspectAR工具，實現(xiàn)快速、簡單的PCB 檢查、調試、返工和組裝。