在選型某一款核心板后，硬件工程師將會(huì)針對(duì)自己的產(chǎn)品應(yīng)用設(shè)計(jì)底板，除了外設(shè)的功能電路外，底板電源設(shè)計(jì)也是一款產(chǎn)品好壞的關(guān)鍵。結(jié)合ZLG致遠(yuǎn)電子的核心板產(chǎn)品，本文將對(duì)底板的電源設(shè)計(jì)提供一些方法及參考。

確定各供電電源的電壓和電流

底板的供電電源可以簡單劃分為核心板的電源和其它外設(shè)的電源，如圖1所示。ZLG致遠(yuǎn)電子的核心板一般只需底板供一路電源，且一般為5V,電流則各款核心板各有不同，如M1107系列核心板要求電流為0.8A(峰值電流)。其它外設(shè)電源的電壓、電流則需要根據(jù)外設(shè)的供電需求確定，如顯示屏、攝像頭模塊、以太網(wǎng)、USB設(shè)備等供電。底板連接核心板IO口時(shí)是要電平匹配的，所以外設(shè)至少包括與核心板IO口電平相等的電壓，如M1107系列核心板的3.3V，M3568系列核心板的3.3V、1.8V。

圖1底板供電電源

確定底板電源的架構(gòu)

輸入電源不同、外設(shè)不同，底板的電源架構(gòu)會(huì)有所不同，但基本可套用圖2中的電源架構(gòu)，具體可根據(jù)實(shí)際應(yīng)用增加或變化。圖2采用的是兩級(jí)電源架構(gòu)，一級(jí)電源由輸入轉(zhuǎn)5V供給核心板及其它外設(shè)，二級(jí)電源由5V轉(zhuǎn)各外設(shè)需求的電壓。

圖2兩級(jí)電源架構(gòu)

實(shí)際應(yīng)用時(shí)，外設(shè)本身需求電流小且要求紋波小通常選用LDO供電，如果需求電壓還很低，如1.2V，這時(shí)還是5V轉(zhuǎn)1.2V就不太適合了，3.3V轉(zhuǎn)1.2V或2.5轉(zhuǎn)1.2V效率更高，這時(shí)就得在圖2后面加第三級(jí)電源。同樣如果底板的輸入需求是交流市電，則需要在圖2前面加一級(jí)電源，如圖3所示。

圖3交流市電輸入三級(jí)電源架構(gòu)

選型電源芯片，設(shè)計(jì)電源電路

根據(jù)前面確定的各供電電源的電壓、電流及電源架構(gòu)，可以選型滿足需求的電源芯片，設(shè)計(jì)電源電路。DC-DC電源具有效率高、轉(zhuǎn)換壓差大、電流輸出能力強(qiáng)的優(yōu)點(diǎn)，但紋波和噪聲較大；LDO電源具有噪聲小、電路簡單的優(yōu)點(diǎn)，但效率較低、輸出電流能力較弱。下面針對(duì)圖2的電源架構(gòu)簡單講解電源電路的設(shè)計(jì)。

1. 圖2中一級(jí)電源需要將高電壓轉(zhuǎn)換到低電壓，同時(shí)輸出電流較大，一般采用DC-DC電源，可根據(jù)輸入電壓、輸出電壓和負(fù)載電流選擇合適的DC-DC電源芯片，設(shè)計(jì)電源電路。圖4為M1107系列評(píng)估底板的電源設(shè)計(jì)，一級(jí)電源采用的是非隔離降壓DC-DC芯片,該芯片的輸入電壓范圍為4.5V-28V,輸出電流3A，符合12V輸入和5V/2A輸出的要求。

圖4M1107系列評(píng)估底板的電源設(shè)計(jì)

在一些干擾比較大或底板本身對(duì)干擾要求比較嚴(yán)格的應(yīng)用場(chǎng)景，一級(jí)電源可以考慮采用隔離電源方案，圖5中的一級(jí)電源使用的是ZLG致遠(yuǎn)電子的E_UHBD-15W系列隔離電源的E2405UHBD-15W,隔離電壓1500VDC,可有效解決系統(tǒng)因靜電、浪涌而導(dǎo)致供電不穩(wěn)定的問題。

圖5前級(jí)隔離電源方案

2. 圖2中的二級(jí)電源主要是考慮用非隔離的DC-DC電源還是LDO電源，一般數(shù)字信號(hào)、壓差大、載流較大的選DC-DC電源，而模擬信號(hào)、壓差小、載流小的選LDO電源。如果是采用DC-DC電源和一級(jí)電源的設(shè)計(jì)方法一樣，如果是LDO則應(yīng)考慮(壓差X載流)是否滿足熱阻、溫升及功耗等參數(shù)。

底板和核心板組合上電時(shí)序的設(shè)計(jì)ZLG致遠(yuǎn)電子的核心板一般是5V供電的，底板的5V上電后核心板的其它電源會(huì)按照設(shè)計(jì)的上電時(shí)序依次上電，這些電源包括了IO口電平，IO口是跟底板的外設(shè)相連的，為了電平匹配，底板也同時(shí)設(shè)計(jì)了相等的電壓。那問題來了，是核心板的I0口電平先上電還是底板的IO口電平先上電？底板的IO口電平能不能早于核心板的IO口電平上電？如果底板的IO口電平更早上電，底板的IO口電流有可能通過IO口倒灌回核心板的CPU或其它外設(shè)，進(jìn)而導(dǎo)致核心板的上電時(shí)序邏輯混亂，或者啟動(dòng)模式引腳狀態(tài)檢測(cè)錯(cuò)誤導(dǎo)致無法啟動(dòng)。所以底板設(shè)計(jì)也需要考慮上電時(shí)序的問題，但也相對(duì)簡單，設(shè)計(jì)時(shí)底板的外設(shè)供電比核心板的IO口電平上電遲就行，一般有兩種設(shè)計(jì)方法，如下。1. RC延時(shí)使能一般核心板的IO口電平為3.3V或1.8V,它們是經(jīng)過5V降壓轉(zhuǎn)換得來，而底板的IO電平也是5V降壓轉(zhuǎn)換得來，既然是同一路電源轉(zhuǎn)換得到，可以在底板設(shè)計(jì)時(shí)用RC延時(shí)電路接到電源芯片使能腳，計(jì)算RC的延時(shí)時(shí)間大于核心板的IO口電平上電時(shí)間。圖6為M1107系列評(píng)估底板3.3V的設(shè)計(jì)，根據(jù)下面公式算得延時(shí)時(shí)間td為13.28ms，公式中VEN為電源芯片的高電平使能閾值電平，該芯片為1.2V。同時(shí)該芯片的軟啟動(dòng)時(shí)間為0.5ms，所以總延時(shí)為13.78ms，查看M1107系列核心板，3.3V的延時(shí)為0.77ms，滿足底板IO口電平上電時(shí)間大于核心板IO口電平上電時(shí)間的要求。圖6M1107系列評(píng)估底板3.3V的RC延時(shí)使能設(shè)計(jì)2. 利用核心板的PWR_OK引腳使能電源芯片ZLG致遠(yuǎn)電子的一些核心板會(huì)引出PWR_OK(或PGOOD)引腳，設(shè)計(jì)該引腳的目的就是為了底板的上電時(shí)序，該引腳在核心板IO口電平上電完成后會(huì)輸出高電平，可以將該引腳連到底板的電源芯片使能引腳，使底板的IO口電平后上電。圖7為M3568系列核心板的評(píng)估底板3.3V的電源設(shè)計(jì)。圖7M3568系列評(píng)估底板3.3V的PWR_OK使能設(shè)計(jì)