chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

RA6快速設(shè)計指南 [11] 存儲器 (3)

瑞薩嵌入式小百科 ? 來源:未知 ? 2023-06-28 12:10 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

02b53b9e-1569-11ee-962d-dac502259ad0.gif

8

存儲器

8.5 外部存儲器

RA6 MCU包含用于連接到外部存儲器和器件的外部數(shù)據(jù)總線。某些產(chǎn)品還包括一個內(nèi)置的SDRAM控制器,可通過該控制器使用最高達(dá)128MB的外部SDRAM。八個可編程片選提供了許多選項(xiàng),可以在每個片選上設(shè)置這些選項(xiàng),以允許連接到各種外部器件。存儲器映射的外部片選區(qū)域地址從0x60000000開始。有關(guān)更多詳細(xì)信息,請參見《硬件用戶手冊》。

8.5.1 使用外部16位存儲器器件

連接具有字節(jié)選擇線的外部16位存儲器器件時,將MCU的A1連接到存儲器的A0,將MCU的A0連接到字節(jié)選擇線。

8.5.2 SDRAM初始化示例

Renesas FSP提供了采用CMSIS數(shù)據(jù)結(jié)構(gòu)的C語言頭文件,此文件映射了所有外部總線控制寄存器。以下函數(shù)是在Renesas FSP中使用CMSIS寄存器結(jié)構(gòu)初始化SDRAM存儲器控制器的示例。

左右滑動查看更多

void bsp_sdram_init (void)
{
  /** Delay at least 100uS after SDCLK active */ 
  R_BSP_SoftwareDelay(100U, BSP_DELAY_UNITS_MICROSECONDS);


  /** Setting for SDRAM initialization sequence */
#if (BSP_PRV_SDRAM_TRP < 3)
  R_BUS->SDRAM.SDIR_b.PRC = 3U;
#else
  R_BUS->SDRAM.SSDIR_b.PRC = BSP_PRV_SDRAM_TRP - 3U;
#endif


  while(R_BUS->SDRAM.SDSR)
  {
    /* According to h/w maual, need to confirm that all the status bits in SDSR are 0 before SDIR modification. */
  }


  R_BUS->SDRAM.SDIR_b.ARFC = BSP_PRV_SDRAM_SDIR_REF_TIMES; 


  while(R_BUS->SDRAM.SDSR)
  {
    /* According to h/w maual, need to confirm that all the status bits in SDSR are 0 before SDIR modification. */
  }


#if (BSP_PRV_SDRAM_TRFC < 3)
  R_BUS->SDRAM.SDIR_b.ARFI = 0U;
#else
  R_BUS->SDRAM.SDIR_b.ARFI = BSP_PRV_SDRAM_TRFC - 3U;
#endif


  while(R_BUS->SDRAM.SDSR)
  {
    /* According to h/w maual, need to confirm that all the status bits in SDSR are 0 before SDICR modification. */
  }


  /** Start SDRAM initialization sequence.
   * Following operation is automatically done when set SDICR.INIRQ bit.
   * Perform a PRECHARGE ALL command and wait at least tRP time.
   * Issue an AUTO REFRESH command and wait at least tRFC time.
   * Issue an AUTO REFRESH command and wait at least tRFC time.
   */
  R_BUS->SDRAM.SDICR_b.INIRQ = 1U; 
  while(R_BUS->SDRAM.SDSR_b.INIST)
  {
    /* Wait the end of initialization sequence. */
  }


  /** Setting for SDRAM controller */
  R_BUS->SDRAM.SDCCR_b.BSIZE = BSP_PRV_SDRAM_BUS_WIDTH;       /* set SDRAM bus width */
  R_BUS->SDRAM.SDAMOD_b.BE = BSP_PRV_SDRAM_CONTINUOUS_ACCESSMODE;  /* enable continuous access */
  R_BUS->SDRAM.SDCMOD_b.EMODE = BSP_PRV_SDRAM_ENDIAN_MODE;     /* set endian mode for SDRAM address space */


  while(R_BUS->SDRAM.SDSR)
  {
    /* According to h/w maual, need to confirm that all the status bits in SDSR are 0 before SDMOD modification. */
  }
  
  /** Using LMR command, program the mode register */
  R_BUS->SDRAM.SDMOD = ((((uint16_t)(BSP_PRV_SDRAM_MR_WB_SINGLE_LOC_ACC  << 9)
      |(uint16_t)(BSP_PRV_SDRAM_MR_OP_MODE     << 7))
      |(uint16_t)(BSP_PRV_SDRAM_CL         << 4))
      |(uint16_t)(BSP_PRV_SDRAM_MR_BT_SEQUENCTIAL << 3))
      |(uint16_t)(BSP_PRV_SDRAM_MR_BURST_LENGTH  << 0);


  /** wait at least tMRD time */ 
  while(R_BUS-
  >SDRAM.SDSR_b.MRSST)
  {
    /* Wait until Mode Register setting done. */
  }


  /** Set timing parameters for SDRAM */
  R_BUS->SDRAM.SDTR_b.RAS = BSP_PRV_SDRAM_TRAS - 1U;  /* set ACTIVE-to-PRECHARGE command cycles*/
  R_BUS->SDRAM.SDTR_b.RCD = BSP_PRV_SDRAM_TRCD - 1U;  /* set ACTIVEto READ/WRITE delay cycles */
  R_BUS->SDRAM.SDTR_b.RP = BSP_PRV_SDRAM_TRP - 1U;  /* set PRECHARGE command period cycles */
  R_BUS->SDRAM.SDTR_b.WR = BSP_PRV_SDRAM_TWR - 1U;  /* set write recovery cycles */
  R_BUS->SDRAM.SDTR_b.CL = BSP_PRV_SDRAM_CL;     /* set SDRAM column latency cycles */


  /** Set row address offset for target SDRAM */
  R_BUS->SDRAM.SDADR_b.MXC = BSP_PRV_SDRAM_SDADR_ROW_ADDR_OFFSET - 8U;


  R_BUS->SDRAM.SDRFCR_b.REFW = (uint16_t)(BSP_PRV_SDRAM_TRFC - 1U);  /* set Auto-Refresh issuing cycle */
  R_BUS->SDRAM.SDRFCR_b.RFC = BSP_PRV_SDRAM_REF_CMD_INTERVAL - 1U;  /* set Auto-Refresh period */


  /** Start Auto-refresh */
  R_BUS->SDRAM.SDRFEN_b.RFEN = 1U;


  /** Enable SDRAM access */
  R_BUS->SDRAM.SDCCR_b.EXENB = 1U;
}

8.6 數(shù)據(jù)對齊

沒有對齊數(shù)據(jù)方面的限制。MCU能夠?qū)ζ鏀?shù)存儲地址執(zhí)行字節(jié)、字和長整型訪問。雖然對齊數(shù)據(jù)訪問仍然是最佳選擇,但并不是必須的。

8.7 字節(jié)順序限制

存儲器空間必須采用小尾數(shù)法才能在Cortex-M內(nèi)核上執(zhí)行代碼。

下一章:寄存器寫保護(hù)


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • mcu
    mcu
    +關(guān)注

    關(guān)注

    147

    文章

    18383

    瀏覽量

    378895
  • 瑞薩
    +關(guān)注

    關(guān)注

    36

    文章

    22413

    瀏覽量

    89226
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    【免費(fèi)試用】瑞薩 RA6E2 開發(fā)板免費(fèi)試用

    RA-Eco-RA6E2-64PIN-V1.0是一款基于100MHzArmCortex-M33內(nèi)核架構(gòu)的核心板,主控芯片為R7FA6E2BB3CFM。RA6E2組是RA6系列中最新的入
    的頭像 發(fā)表于 10-01 10:15 ?143次閱讀
    【免費(fèi)試用】瑞薩 <b class='flag-5'>RA6</b>E2 開發(fā)板免費(fèi)試用

    簡單認(rèn)識高帶寬存儲器

    HBM(High Bandwidth Memory)即高帶寬存儲器,是一種基于 3D 堆疊技術(shù)的高性能 DRAM(動態(tài)隨機(jī)存取存儲器)。其核心設(shè)計是通過硅通孔(TSV)和微凸塊(Microbump
    的頭像 發(fā)表于 07-18 14:30 ?1698次閱讀

    瑞薩RA系列MCU FSP庫開發(fā)實(shí)戰(zhàn)指南(09)存儲器映射

    3.3 存儲器映射 前文所述,寄存與RAM、FLASH一樣都是芯片內(nèi)部的一種存儲設(shè)備。那么,當(dāng)我們需要訪問它們的時候,我們需要知道它們的存儲地址。 3.3.1
    的頭像 發(fā)表于 04-16 15:52 ?1088次閱讀
    瑞薩<b class='flag-5'>RA</b>系列MCU FSP庫開發(fā)實(shí)戰(zhàn)<b class='flag-5'>指南</b>(09)<b class='flag-5'>存儲器</b>映射

    存儲器的分類及其區(qū)別

    初學(xué)者要了解SDRAM需要先了解存儲器分類。按照存儲器存儲功能劃分,可將其分為RAM 和 ROM 兩大類。
    的頭像 發(fā)表于 02-08 11:24 ?3386次閱讀
    <b class='flag-5'>存儲器</b>的分類及其區(qū)別

    閃速存儲器屬于RAM還是ROM,閃速存儲器一般用來做什么的

    在數(shù)字存儲技術(shù)的快速發(fā)展中,閃速存儲器(Flash Memory)以其獨(dú)特的性能和廣泛的應(yīng)用領(lǐng)域,成為了連接隨機(jī)存取存儲器(RAM)與只讀存儲器
    的頭像 發(fā)表于 01-29 16:53 ?1384次閱讀

    閃速存儲器的閃速是指什么,閃速存儲器的速度比內(nèi)存快嗎

    存儲器則通過引入創(chuàng)新的擦除編程電路技術(shù)和高速靈敏度放大器,實(shí)現(xiàn)了對所有存儲單元的同時、快速擦除。這種高效的擦除速度,使得閃速存儲器在數(shù)據(jù)更新和維護(hù)方面具有顯著優(yōu)勢,因此被形象地稱為“閃
    的頭像 發(fā)表于 01-29 15:14 ?1108次閱讀

    高速緩沖存儲器是內(nèi)存還是外存,高速緩沖存儲器是為了解決什么

    高速緩沖存儲器(Cache)是內(nèi)存的一種特殊形式,但它與通常所說的主存儲器(RAM)有所不同。在計算機(jī)存儲體系中,Cache位于CPU和主存儲器之間,用于
    的頭像 發(fā)表于 01-29 11:48 ?2286次閱讀

    EE-349:ADSP-2146xDDR2存儲器電路板設(shè)計指南

    電子發(fā)燒友網(wǎng)站提供《EE-349:ADSP-2146xDDR2存儲器電路板設(shè)計指南.pdf》資料免費(fèi)下載
    發(fā)表于 01-05 09:21 ?0次下載
    EE-349:ADSP-2146xDDR2<b class='flag-5'>存儲器</b>電路板設(shè)計<b class='flag-5'>指南</b>

    EMMC存儲器故障檢測及解決方案

    隨著技術(shù)的發(fā)展,EMMC存儲器因其高速、大容量和低功耗的特性,已經(jīng)成為移動設(shè)備和嵌入式系統(tǒng)的首選存儲解決方案。然而,任何技術(shù)都有可能出現(xiàn)故障,EMMC存儲器也不例外。 一、EMMC存儲器
    的頭像 發(fā)表于 12-25 09:39 ?6502次閱讀

    EMMC存儲器應(yīng)用場景分析

    的可靠性和更低的功耗。 應(yīng)用場景分析 1. 移動設(shè)備 智能手機(jī)和平板電腦: EMMC存儲器因其高速讀寫能力和緊湊的尺寸,成為智能手機(jī)和平板電腦的理想選擇。它們需要快速訪問大量數(shù)據(jù),同時保持設(shè)備的輕薄設(shè)計。 優(yōu)勢: 高速數(shù)據(jù)傳輸、低功耗、緊湊的尺寸。 挑戰(zhàn):
    的頭像 發(fā)表于 12-25 09:26 ?3407次閱讀

    TMS320C6000 DSP外部存儲器接口(EMIF)參考指南

    電子發(fā)燒友網(wǎng)站提供《TMS320C6000 DSP外部存儲器接口(EMIF)參考指南.pdf》資料免費(fèi)下載
    發(fā)表于 12-24 16:17 ?1次下載
    TMS320C6000 DSP外部<b class='flag-5'>存儲器</b>接口(EMIF)參考<b class='flag-5'>指南</b>

    TMS320VC5503/5507/5509 DSP外部存儲器接口(EMIF)參考指南

    電子發(fā)燒友網(wǎng)站提供《TMS320VC5503/5507/5509 DSP外部存儲器接口(EMIF)參考指南.pdf》資料免費(fèi)下載
    發(fā)表于 12-21 09:42 ?1次下載
    TMS320VC5503/5507/5509 DSP外部<b class='flag-5'>存儲器</b>接口(EMIF)參考<b class='flag-5'>指南</b>

    TMS320C672x DSP外部存儲器接口(EMIF)用戶指南

    電子發(fā)燒友網(wǎng)站提供《TMS320C672x DSP外部存儲器接口(EMIF)用戶指南.pdf》資料免費(fèi)下載
    發(fā)表于 12-21 09:38 ?0次下載
    TMS320C672x DSP外部<b class='flag-5'>存儲器</b>接口(EMIF)用戶<b class='flag-5'>指南</b>

    MSP430存儲器編程用戶指南

    電子發(fā)燒友網(wǎng)站提供《MSP430存儲器編程用戶指南.pdf》資料免費(fèi)下載
    發(fā)表于 12-19 15:34 ?0次下載
    MSP430<b class='flag-5'>存儲器</b>編程用戶<b class='flag-5'>指南</b>

    什么是ROM存儲器的定義

    一、ROM存儲器的定義 ROM存儲器是一種在計算機(jī)和電子設(shè)備中用于存儲固定數(shù)據(jù)的存儲器。與RAM(隨機(jī)存取存儲器)不同,ROM
    的頭像 發(fā)表于 11-04 09:59 ?4160次閱讀