chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

AMD Xilinx AXI Interrupt Controller中斷優(yōu)先級

jf_pJlTbmA9 ? 來源:博客園 ? 作者:博客園 ? 2023-07-11 17:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

中斷優(yōu)先級
AXI Interrupt Controller支持中斷優(yōu)先級。 在Vivado Block Design中, bit-0連接的中斷優(yōu)先級最高, 越靠近bit-0的中斷優(yōu)先級最高。

100571169-303556-01.png

AXI Interrupt Controller的手冊pg099中的描述如下:

Priority between interrupt requests is determined by vector position. The least significant bit (LSB, in this case bit 0) has the highest priority.

Intr(0) is always the highest priority interrupt and each successive bit to the left has a corresponding lower interrupt priority.

中斷嵌套
要使用中斷優(yōu)先級,通常也要使能中斷嵌套(Nested Interrupts)。在Vivado Block Design中, 配置AXI Interrupt Controller時,在“advanced”選項中,要選擇“Interrupt Level Register” 。

100571169-303557-02.png

AXI Interrupt Controller的手冊pg099中的描述如下:

Nested Interrupts
The core provides support for nested interrupts, by implementing an Interrupt Level
Register. This can be used by software to prevent lower priority interrupts from occurring
when handling an interrupt, thus allowing interrupts to be enabled during interrupt
handling to immediately take a higher priority interrupt. Software must save and restore
the Interrupt Level Register and return address.
Because the processor jumps directly to the unique Interrupt vector address to service a
particular interrupt when using fast interrupt mode, the user interrupt service routine code itself must save and restore the Interrupt Level Register and Return Address in this case. In
normal interrupt mode, this is handled by the software driver.

選擇“Interrupt Level Register” 后,中斷處理代碼會保存和恢復r14,并且在進入設備的ISR之前會使能中斷。 具體代碼請查看XIntc_DeviceInterruptHandler( )。

Xintc.h中的說明如下:

For nested interrupts, XIntc_DeviceInterruptHandler saves
microblaze r14 register on entry and restores on exit. This is
required since compiler does not support nesting. It enables
Microblaze interrupts after blocking further interrupts from
the current interrupt number and interrupts below current
interrupt priority by writing to Interrupt Level Register of
INTC on entry. On exit, it disables microblaze interrupts and
restores ILR register default value(0xFFFFFFFF)back. It is
recommended to increase STACK_SIZE in linker script for nested
interrupts.

本文轉載自:博客園

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • amd
    amd
    +關注

    關注

    25

    文章

    5667

    瀏覽量

    139428
  • Xilinx
    +關注

    關注

    73

    文章

    2195

    瀏覽量

    130555
  • 中斷
    +關注

    關注

    5

    文章

    916

    瀏覽量

    43667
  • AXI
    AXI
    +關注

    關注

    1

    文章

    145

    瀏覽量

    17868
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    stm32的中斷優(yōu)先級基本原理介紹

    stm32的中斷具有不同的優(yōu)先級,可以使用NVIC(嵌套向量中斷控制器,Nested Vectored Interrupt Controller
    發(fā)表于 08-13 08:46

    STM32中斷使用NVIC中斷優(yōu)先級管理

    一、STM32中斷使用NVIC 中斷優(yōu)先級管理Nested Vectored Interrupt Controller,嵌套向量
    發(fā)表于 01-14 09:01

    STM32F10X的中斷優(yōu)先級

    STM32(Cortex-M3)中有兩個優(yōu)先級的概念搶占式優(yōu)先級和響應優(yōu)先級,有人把響應優(yōu)先級稱作亞優(yōu)先級或副
    發(fā)表于 11-04 15:02 ?41次下載

    STM32中斷優(yōu)先級和開關總中斷教程

    STM32中斷優(yōu)先級和開關總中斷 教程
    發(fā)表于 11-23 18:03 ?0次下載

    NVIC中斷優(yōu)先級分組

    NVIC中斷優(yōu)先級分組
    發(fā)表于 03-26 10:45 ?1次下載

    DSP中斷如何設置優(yōu)先級

    原以為2812中斷不能設置優(yōu)先級。實際上硬件上優(yōu)先級是做好的。但軟件上有辦法來設置優(yōu)先級。
    發(fā)表于 04-08 17:20 ?20次下載

    如何設置51單片機的中斷優(yōu)先級

    PS:串行口中斷優(yōu)先級控制位。PS=1設定串行口為高優(yōu)先級中斷;PS=0為低優(yōu)先級中斷。
    發(fā)表于 12-17 16:28 ?3.5w次閱讀

    STM32中斷及FreeRTOS中斷優(yōu)先級配置

    STM32中斷,及FreeRTOS中斷優(yōu)先級配置
    的頭像 發(fā)表于 03-04 11:45 ?1w次閱讀
    STM32<b class='flag-5'>中斷</b>及FreeRTOS<b class='flag-5'>中斷</b><b class='flag-5'>優(yōu)先級</b>配置

    2.FreeRTOS中斷優(yōu)先級和任務優(yōu)先級

    FreeRTOS中斷優(yōu)先級和任務優(yōu)先級架構:Cortex-M3版本:FreeRTOS V9.0.0前言:最開始,我并沒有搞清楚什么是中斷優(yōu)先級
    發(fā)表于 12-04 20:21 ?14次下載
    2.FreeRTOS<b class='flag-5'>中斷</b><b class='flag-5'>優(yōu)先級</b>和任務<b class='flag-5'>優(yōu)先級</b>

    STM32筆記之中斷優(yōu)先級和開關總中斷

    STM32中斷優(yōu)先級和開關總中斷一,中斷優(yōu)先級:STM32(Cortex-M3)中的優(yōu)先級概念S
    發(fā)表于 01-14 15:24 ?13次下載
    STM32筆記之<b class='flag-5'>中斷</b><b class='flag-5'>優(yōu)先級</b>和開關總<b class='flag-5'>中斷</b>

    STM8S105硬件中斷映射表和軟件中斷優(yōu)先級

    硬件中斷優(yōu)先級中0最高,依次優(yōu)先級降低。只有當軟件優(yōu)先級相同時,單片機才進行硬件優(yōu)先級的判斷,且硬件優(yōu)先
    發(fā)表于 01-14 15:28 ?1次下載
    STM8S105硬件<b class='flag-5'>中斷</b>映射表和軟件<b class='flag-5'>中斷</b><b class='flag-5'>優(yōu)先級</b>位

    Cortex-M中斷及FreeRTOS中斷優(yōu)先級配置原理

    下面就來說說關于Cortex-M的中斷,及FreeRTOS中斷優(yōu)先級配置原理。
    發(fā)表于 02-08 15:30 ?3次下載
    Cortex-M<b class='flag-5'>中斷</b>及FreeRTOS<b class='flag-5'>中斷</b><b class='flag-5'>優(yōu)先級</b>配置原理

    中斷優(yōu)先級處理的原則及配置 搶占優(yōu)先級和響應優(yōu)先級的區(qū)別

    首先我們需要知道什么是中斷優(yōu)先級中斷優(yōu)先級是CPU響應中斷的先后順序
    的頭像 發(fā)表于 05-18 15:10 ?3.1w次閱讀
    <b class='flag-5'>中斷</b><b class='flag-5'>優(yōu)先級</b>處理的原則及配置 搶占<b class='flag-5'>優(yōu)先級</b>和響應<b class='flag-5'>優(yōu)先級</b>的區(qū)別

    如何使用 AXI Interrupt Controller完成含超16次中斷的布線

    本文主要講解在 PL 中從 IP 核到 PS 之間需要完成含超 16 次中斷的布線的情況下,該如何使用 AXI Interrupt Controller (INTC)。其中使用的
    的頭像 發(fā)表于 08-24 09:21 ?5808次閱讀

    freertos中斷優(yōu)先級在哪設置

    FreeRTOS是一個流行的實時操作系統(tǒng),它廣泛應用于嵌入式系統(tǒng)開發(fā)。在FreeRTOS中,中斷優(yōu)先級是一個重要的概念,因為它決定了中斷處理的順序和響應時間。 1. 理解中斷
    的頭像 發(fā)表于 09-02 14:17 ?2270次閱讀