chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado 202x-Versal時(shí)鐘校準(zhǔn)去歪斜的時(shí)序問題

jf_pJlTbmA9 ? 來源:jf_pJlTbmA9 ? 作者:jf_pJlTbmA9 ? 2023-07-07 14:14 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在 Vivado 2021.1 和 2021.1.1 中,默認(rèn)啟用該功能。

在 Vivado 2021.2 和 2021.2.1 中,默認(rèn)禁用該功能。

如果您當(dāng)前使用“時(shí)鐘校準(zhǔn)去歪斜”,那么時(shí)序所含的偏差結(jié)果是不正確的。

解決方案:

Vivado 2021.1 和 2021.1.1 使用“時(shí)鐘校準(zhǔn)去歪斜”,因此您需要應(yīng)用此處隨附的補(bǔ)丁。

使用“時(shí)鐘校準(zhǔn)去歪斜”時(shí),在 Vivado 中會(huì)顯示下列消息以指明是否啟用該功能特性。
INFO: [Constraints 18-5720] The default GCLK Deskew mode is Calibrated.

應(yīng)用隨附補(bǔ)丁后,需重新實(shí)現(xiàn)設(shè)計(jì),您可檢查 Vivado log 日志以驗(yàn)證是否已應(yīng)用該補(bǔ)丁。

100569941-298011-buding.jpg

Vivado 2021.2.x 默認(rèn)禁用該功能特性,因此不受影響。

Vivado 版本 時(shí)鐘校準(zhǔn)去歪斜默認(rèn)設(shè)置
2020.3 及先前版本 關(guān)閉
2021.1 和 2021.1.1 開啟 *需補(bǔ)丁
2021.2 和 2021.2.1 關(guān)閉
2022.1 根據(jù)指定的器件和速度文件(請(qǐng)參閱下表),無需安裝補(bǔ)?。ㄕ?qǐng)參閱Vivado 2022.1 - Versal 時(shí)鐘校準(zhǔn)去歪斜的時(shí)序問題)
2022.2 根據(jù)指定的器件和速度文件(請(qǐng)參閱下表),無需安裝補(bǔ)丁(請(qǐng)參閱000034546 - Vivado 2022.2 - Versal 時(shí)鐘校準(zhǔn)去歪斜的時(shí)序問題)
2022.2.2 根據(jù)指定的器件和速度文件(請(qǐng)參閱下表),無需安裝補(bǔ)?。ㄕ?qǐng)參閱Vivado 2022.2.2 - Versal 時(shí)鐘校準(zhǔn)去歪斜的時(shí)序問題)

注釋:本答復(fù)記錄隨附的策略補(bǔ)丁還提供了適用于下列問題的補(bǔ)丁。此處提供了單個(gè)通用補(bǔ)丁以便于您使用。

Vivado 2021.1.x 和更低版本中的“時(shí)鐘管理器”上的“去歪斜檢相器”(即,使用 CLKIN_DESKEW 和 CLKFB_DESKEW 管腳)可能導(dǎo)致 Vivado 時(shí)序報(bào)告中出現(xiàn)錯(cuò)誤的時(shí)序。

[1] 由于 CPM4 會(huì)將 DPLL 與去歪斜檢相器搭配使用,因此會(huì)受此問題影響,請(qǐng)參閱76947 - 適用于 PCI Express 的 Versal ACAP CPM 模式 (Vivado 2021.1) - 啟用 CPM4 到 PL 接口的設(shè)計(jì)中可能存在時(shí)序問題

[2] 如果 MMCM 使用 CLKIN_DESKEW 管腳或 CLKFB_DESKEW 管腳,則可能會(huì)受此問題影響,請(qǐng)參閱76908 - Vivado 2021.1 Vivado Versal 時(shí)鐘設(shè)置:MMCM 和 DPLL 的去歪斜邏輯時(shí)序錯(cuò)誤


審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1953

    瀏覽量

    134558
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    847

    瀏覽量

    70477
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    172

    瀏覽量

    8385
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    錯(cuò)誤時(shí)鐘偏移計(jì)算導(dǎo)致錯(cuò)誤時(shí)序收斂的解決方案

    描述 本設(shè)計(jì)咨詢主要介紹一個(gè)錯(cuò)誤的時(shí)鐘偏移計(jì)算導(dǎo)致錯(cuò)誤時(shí)序收斂的問題。 出現(xiàn)問題的情況: 這可能會(huì)影響使用生成時(shí)鐘的設(shè)計(jì),其具有以下特征: 使用 Vivado 2018.2.
    的頭像 發(fā)表于 12-24 11:16 ?7375次閱讀

    VIVADO時(shí)序約束及STA基礎(chǔ)

    時(shí)序約束的目的就是告訴工具當(dāng)前的時(shí)序狀態(tài),以讓工具盡量優(yōu)化時(shí)序并給出詳細(xì)的分析報(bào)告。一般在行為仿真后、綜合前即創(chuàng)建基本的時(shí)序約束。Vivado
    的頭像 發(fā)表于 03-11 14:39 ?1.1w次閱讀

    AMD Versal自適應(yīng)SoC內(nèi)置自校準(zhǔn)的工作原理

    本文提供有關(guān) AMD Versal 自適應(yīng) SoC 內(nèi)置自校準(zhǔn) (BISC) 工作方式的詳細(xì)信息。此外還詳述了 Versal 的異步模式及其對(duì) BISC 的影響。
    的頭像 發(fā)表于 10-21 08:18 ?3858次閱讀

    vivado時(shí)序分析與約束優(yōu)化

    轉(zhuǎn)自:VIVADO時(shí)序分析練習(xí)時(shí)序分析在FPGA設(shè)計(jì)中是分析工程很重要的手段,時(shí)序分析的原理和相關(guān)的公式小編在這里不再介紹,這篇文章是小編在練習(xí)VI
    發(fā)表于 08-22 11:45

    抖動(dòng)/歪斜,抖動(dòng)/歪斜是什么意思

    抖動(dòng)/歪斜,抖動(dòng)/歪斜是什么意思 什么是抖動(dòng)(jitter) 所謂jitter就是一種抖動(dòng)。具體如何解釋呢?讓我
    發(fā)表于 03-22 14:42 ?2362次閱讀

    Vivado時(shí)鐘的兩大特性

    Vivado時(shí)鐘的兩大特性--時(shí)鐘延遲和時(shí)鐘的不確定性。
    發(fā)表于 11-17 11:38 ?6267次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>時(shí)鐘</b>的兩大特性

    關(guān)于Vivado時(shí)序分析介紹以及應(yīng)用

    時(shí)序分析在FPGA設(shè)計(jì)中是分析工程很重要的手段,時(shí)序分析的原理和相關(guān)的公式小編在這里不再介紹,這篇文章是小編在練習(xí)Vivado軟件時(shí)序分析的筆記,小編這里使用的是18.1版本的
    發(fā)表于 09-15 16:38 ?7908次閱讀
    關(guān)于<b class='flag-5'>Vivado</b><b class='flag-5'>時(shí)序</b>分析介紹以及應(yīng)用

    詳解Vivado時(shí)鐘的基礎(chǔ)知識(shí)

    數(shù)字設(shè)計(jì)中,“時(shí)鐘”表示在寄存器間可靠地傳輸數(shù)據(jù)所需的參考時(shí)間。Vivado時(shí)序引擎通過時(shí)鐘特征來計(jì)算時(shí)序路徑需求,通過計(jì)算裕量(Slac
    的頭像 發(fā)表于 04-20 10:40 ?1w次閱讀

    Versal HBM系列外部參考時(shí)鐘設(shè)計(jì)指南文章

    Versal HBM ??赏ㄟ^內(nèi)部 HSM0 參考時(shí)鐘來進(jìn)行時(shí)鐘設(shè)置,此參考時(shí)鐘是由 CIPS 或外部時(shí)鐘源生成的。
    的頭像 發(fā)表于 06-05 09:41 ?1586次閱讀
    <b class='flag-5'>Versal</b> HBM系列外部參考<b class='flag-5'>時(shí)鐘</b>設(shè)計(jì)指南文章

    如何讀懂Vivado時(shí)序報(bào)告

    FPGA開發(fā)過程中,vivado和quartus等開發(fā)軟件都會(huì)提供時(shí)序報(bào)告,以方便開發(fā)者判斷自己的工程時(shí)序是否滿足時(shí)序要求。
    的頭像 發(fā)表于 06-23 17:44 ?2894次閱讀
    如何讀懂<b class='flag-5'>Vivado</b><b class='flag-5'>時(shí)序</b>報(bào)告

    如何在Vivado中添加時(shí)序約束呢?

    今天介紹一下,如何在Vivado中添加時(shí)序約束,Vivado添加約束的方法有3種:xdc文件、時(shí)序約束向?qū)В–onstraints Wizard)、
    的頭像 發(fā)表于 06-26 15:21 ?5944次閱讀
    如何在<b class='flag-5'>Vivado</b>中添加<b class='flag-5'>時(shí)序</b>約束呢?

    Versal ACAP DDRMC-DDR4、LPDDR4和LPDDR4X外部參考時(shí)鐘設(shè)計(jì)指南

    本文旨在呈現(xiàn)使用 DDR4、LPDDR4 或 LPDDR4X 存儲(chǔ)器控制器的 Versal ACAP 器件的外部參考時(shí)鐘電路要求
    的頭像 發(fā)表于 07-10 16:02 ?2232次閱讀
    <b class='flag-5'>Versal</b> ACAP DDRMC-DDR4、LPDDR4和LPDDR4<b class='flag-5'>X</b>外部參考<b class='flag-5'>時(shí)鐘</b>設(shè)計(jì)指南

    Versal Advanced IO Wizard-部分配置存在時(shí)序收斂問題

    Versal Advanced IO Wizard中,所包含的PLL的歪斜電路可能導(dǎo)致數(shù)據(jù)速率較高時(shí)出現(xiàn)建立時(shí)間
    的頭像 發(fā)表于 07-07 14:14 ?899次閱讀
    <b class='flag-5'>Versal</b> Advanced IO Wizard-部分配置存在<b class='flag-5'>時(shí)序</b>收斂問題

    Vivado時(shí)序問題分析

    有些時(shí)候在寫完代碼之后呢,Vivado時(shí)序報(bào)紅,Timing一欄有很多時(shí)序問題。
    的頭像 發(fā)表于 01-05 10:18 ?3942次閱讀

    FPGA時(shí)序約束之設(shè)置時(shí)鐘

    Vivado時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或f
    的頭像 發(fā)表于 04-23 09:50 ?973次閱讀
    FPGA<b class='flag-5'>時(shí)序</b>約束之設(shè)置<b class='flag-5'>時(shí)鐘</b>組