本文翻譯自Wikichip. https://en.wikichip.org/wiki/technology_node

技術(shù)節(jié)點(diǎn)[Technology Node]（也稱(chēng)工藝節(jié)點(diǎn)[Process Node]、工藝技術(shù)[Process Technology]或簡(jiǎn)稱(chēng)節(jié)點(diǎn)[Node]）是指特定的半導(dǎo)體制造工藝及其設(shè)計(jì)規(guī)則。不同的節(jié)點(diǎn)通常對(duì)應(yīng)著不同的電路世代和架構(gòu)。一般來(lái)說(shuō)，技術(shù)節(jié)點(diǎn)越小，意味著特征尺寸越小，生產(chǎn)出的晶體管更小，速度更快，功耗更低。

從歷史上看，工藝節(jié)點(diǎn)名稱(chēng)指的是晶體管的一些不同特征，包括柵極長(zhǎng)度和第一層金屬線的半節(jié)距。最近，由于各種營(yíng)銷(xiāo)和代工廠之間的差異，這個(gè)數(shù)字本身已經(jīng)失去了曾經(jīng)的確切含義。最近的技術(shù)節(jié)點(diǎn)，如22 nm、16 nm、14 nm和10 nm，純粹是指采用特定技術(shù)制造的特定一代芯片。它與任何柵極長(zhǎng)度或半節(jié)距無(wú)關(guān)。盡管如此，這一名稱(chēng)慣例一直沿用至今，這也是領(lǐng)先代工廠對(duì)其節(jié)點(diǎn)的稱(chēng)呼。

大約2017年以后，節(jié)點(diǎn)名稱(chēng)已完全被市場(chǎng)營(yíng)銷(xiāo)所取代，一些領(lǐng)先的代工廠含糊地使用節(jié)點(diǎn)名稱(chēng)來(lái)代表略有改動(dòng)的工藝。此外，代工廠之間晶體管的尺寸、密度和性能也不再匹配。例如，英特爾的10納米與代工廠的7納米相當(dāng)，而英特爾的7納米與代工廠的5納米相當(dāng)。

術(shù)語(yǔ)

工藝節(jié)點(diǎn)擴(kuò)展背后的驅(qū)動(dòng)力是摩爾定律。要實(shí)現(xiàn)密度翻番，每個(gè)節(jié)點(diǎn)的接觸柵極間距(CPP)和最小金屬間距(MMP)大約需要縮小0.7倍。換句話說(shuō)，0.7× CPP ? 0.7× MMP ≈ ? 面積。節(jié)點(diǎn)名稱(chēng)實(shí)際上是摩爾定律驅(qū)動(dòng)下的自我實(shí)現(xiàn)預(yù)言（ self-fulfilling prophecy ）。

歷史

從1960年代MOSFET首次量產(chǎn)到1990年代末，在半導(dǎo)體歷史的前35年中，工藝節(jié)點(diǎn)大體上是指的是晶體管的柵極長(zhǎng)度（Lg），它也被認(rèn)為是 "最小特征尺寸"。例如，英特爾0.5微米工藝的Lg=0.5μm。這種情況一直持續(xù)到1997年的0.25微米工藝，英特爾在這一時(shí)期開(kāi)始使用更激進(jìn)的柵極長(zhǎng)度縮小。例如，其0.25微米工藝的柵極長(zhǎng)度為0.20微米，同樣，其0.18微米工藝的柵極長(zhǎng)度為0.13微米（領(lǐng)先一個(gè)節(jié)點(diǎn)）。在這些節(jié)點(diǎn)上，"工藝節(jié)點(diǎn) "實(shí)際上大于柵極長(zhǎng)度。

工藝節(jié)點(diǎn)這個(gè)術(shù)語(yǔ)本身可以追溯到1990年代，當(dāng)時(shí)微處理器的發(fā)展主要由更高的頻率驅(qū)動(dòng)，而DRAM的發(fā)展則主要由對(duì)大容量的需求驅(qū)動(dòng)。由于更大的容量是通過(guò)更高的密度實(shí)現(xiàn)的，因此DRAM成為技術(shù)發(fā)展的驅(qū)動(dòng)力。這種情況一直持續(xù)到2000年代。國(guó)際半導(dǎo)體技術(shù)路線圖（ITRS）為半導(dǎo)體行業(yè)提供了各種技術(shù)節(jié)點(diǎn)的指導(dǎo)和幫助。到2006年，隨著微處理器開(kāi)始主導(dǎo)技術(shù)的擴(kuò)展，ITRS用閃存、DRAM和MPU/ASIC的一系列獨(dú)立指標(biāo)取代了這一術(shù)語(yǔ)。

ITRS傳統(tǒng)上將工藝節(jié)點(diǎn)定義為制造工藝中允許的第一層金屬線的最小半節(jié)距。它是用于描述和區(qū)分集成電路制造技術(shù)的通用指標(biāo)。

意義的變化

在45納米工藝中，英特爾傳統(tǒng)平面晶體管的柵極長(zhǎng)度達(dá)到25納米。在這一節(jié)點(diǎn)上，柵極長(zhǎng)度的擴(kuò)展實(shí)際上停滯了；柵極長(zhǎng)度的任何進(jìn)一步擴(kuò)展都會(huì)產(chǎn)生不理想的結(jié)果。在32納米工藝節(jié)點(diǎn)之后，雖然晶體管的其他方面有所縮小，但柵極長(zhǎng)度實(shí)際上有所增加。

隨著英特爾在其22納米工藝中引入FinFET，晶體管密度繼續(xù)增加，而柵極長(zhǎng)度基本保持不變。這是由于FinFET的特性造成的；例如，有效溝道長(zhǎng)度是新鰭片的函數(shù)（Weff = 2* Hfin + Wfin）。由于晶體管與過(guò)去相比發(fā)生了巨大變化，目前的命名方案失去了意義。

半節(jié)點(diǎn)

半節(jié)點(diǎn)也可追溯到1990年代，當(dāng)時(shí)很容易實(shí)現(xiàn)超量收縮。全技術(shù)節(jié)點(diǎn)的線性收縮率預(yù)計(jì)為0.7倍（例如，全收縮后的130納米變?yōu)?0納米）。同樣，相關(guān)的半節(jié)點(diǎn)也有望實(shí)現(xiàn)0.9倍的線性收縮。這種想法的前提是，當(dāng)新的技術(shù)節(jié)點(diǎn)被考慮當(dāng)作全節(jié)點(diǎn)時(shí)，代工廠的設(shè)計(jì)規(guī)則（如標(biāo)準(zhǔn)單元）需要經(jīng)過(guò)提前布局，以兼容18個(gè)月后會(huì)出現(xiàn)半節(jié)點(diǎn)收縮。這樣，應(yīng)對(duì)半節(jié)點(diǎn)收縮，只需進(jìn)行各種調(diào)整，就可以實(shí)現(xiàn)向新工藝的無(wú)縫過(guò)渡，而不會(huì)遇到違反設(shè)計(jì)規(guī)則、時(shí)序或其他可靠性問(wèn)題。請(qǐng)注意，封裝等某些步驟確實(shí)需要重新設(shè)計(jì)。

技術(shù)發(fā)展趨勢(shì)

隨著收縮變得越來(lái)越復(fù)雜，需要更多的資金、專(zhuān)業(yè)知識(shí)和資源，能夠提供尖端制造工藝的公司數(shù)量一直在下降。截至2020年，只有三家公司有能力在最尖端的工藝上制造集成電路：英特爾、三星和臺(tái)積電。

審核編輯：劉清