常見的FPGA核心電路可以歸納為五個部分：電源電路、時鐘電路、復(fù)位電路、配置電路和外設(shè)電路。下面將對各部分電路進(jìn)行介紹：

1、電源電路

不同的FPGA器件、不同的應(yīng)用方式會對電壓、電流有不同的需求。簡單歸納可以將FPGA器件的電壓需求分為三類：核心電壓、I/O電壓和輔助電壓。核心電壓是FPGA內(nèi)部各種邏輯電路正常工作運(yùn)行所需要的基本電壓，該電壓用于保證FPGA器件本身的工作。通常選定某一款FPGA器件則其核心電壓一般也是固定值，芯片手冊可查；I/O電壓即FPGA的I/O引腳工作所需的參考電壓。FPGA與ASIC最大的不同之處便是FPGA所有的可用信號引腳基本都可以作為普通I/O口使用，其電平值的高低完全由器件內(nèi)部的邏輯決定，同時也受限于所供給的I/O電壓；除了核心電壓和I/O電壓以外的其他電壓便是輔助電壓。

2、時鐘電路

理想的時鐘模型是一個占空比為50%且周期固定的方波。一般情況下FPGA器件內(nèi)部的邏輯會在每個時鐘周期的上升沿執(zhí)行一次數(shù)據(jù)的輸入和輸出處理，而在兩個時鐘上升沿的空閑時間里，則可以用于執(zhí)行各種各樣復(fù)雜的處理。FPGA器件的時鐘信號源一般來自外部，通常使用晶振產(chǎn)生時鐘信號，規(guī)模較大的FPGA器件內(nèi)部會有專門的時鐘管理模塊用于對時鐘信號倍頻或者分頻，如PLL或DLL。同時在FPGA器件內(nèi)部設(shè)計(jì)有“全局時鐘網(wǎng)絡(luò)”的走線池，用于控制到達(dá)不同寄存器的時間差。

3、復(fù)位電路

FPGA信號在上電之后需要有一個確定的初始狀態(tài)，以保證器件內(nèi)部邏輯快速進(jìn)入正常的工作狀態(tài)。因此需要一個內(nèi)部復(fù)位的信號也即復(fù)位電路。阻容復(fù)位可以勝任一般的應(yīng)用；而需要得到更穩(wěn)定更可靠的復(fù)位信號，則可以選擇一些專用的復(fù)位芯片。FPGA器件往往有專門的復(fù)位輸入引腳。

4、配置電路

FPGA器件都支持JTAG進(jìn)行在線配置。在FPGA器件內(nèi)部，邊界掃描寄存器有TDI信號作為數(shù)據(jù)輸入，TDO信號作為數(shù)據(jù)輸出，形成一個很大的移位寄存器鏈。而JTAG通過整個寄存器鏈可以配置或者訪問FPGA器件的內(nèi)部邏輯狀態(tài)或者各個I/O引腳的當(dāng)前狀態(tài)。FPGA大都基于SRAM來實(shí)現(xiàn)可編程性，也即通過JTAG實(shí)現(xiàn)在線編程時正常接電FPGA能夠正常運(yùn)行，一旦掉電，SRAM數(shù)據(jù)丟失則FPGA無法工作。所以FPGA通常需要外掛一個用于保存當(dāng)前數(shù)據(jù)的PROM或者Flash芯片。

5、外設(shè)電路

FPGA擁有豐富的外設(shè)接口，可擴(kuò)展性非常強(qiáng)，這也是很多用戶選擇它的原因。

審核編輯：湯梓紅