差分信號的概念

差分信號，英文名稱為differential Signal，是現(xiàn)在很常見的傳輸方式，在PCB板子上很容易見到。

它使用兩條傳輸線路，傳輸變化幅度相等，相位反相的兩路信號，兩路信號通常還會有一個(gè)相等的直流電平。

和單端信號相比，差分信號可以大幅度提高信號傳輸過程中的抗干擾能力。因?yàn)榄h(huán)境噪聲或者干擾信號會同時(shí)影響到兩路差分信號，而因?yàn)樵诮邮斩耍憫?yīng)的是兩路信號的差值，對共模噪聲有抑制作用，所以這些噪聲或者干擾在接收端會抵消。如下圖所示。

差分信號的優(yōu)缺點(diǎn)

差分信號具有以下優(yōu)點(diǎn)：

(1) 抗干擾能力強(qiáng)。

這點(diǎn)上面也有提及，即共模噪聲或者干擾信號，都會同時(shí)施加到兩根信號線上，其差值為0。差分系統(tǒng)的接收端只對信號之間的差值響應(yīng)，所以噪聲不會對差分信號產(chǎn)生影響。

(2) 減少對外界的干擾。

因?yàn)閮陕凡罘志€靠的很近，且信號幅值相等，相位相反，所以兩者產(chǎn)生的電磁場有一部分會相互抵消，減少對外界的干擾。

(3) 時(shí)序定位準(zhǔn)確。

差分信號是以兩路信號幅值之差發(fā)生正負(fù)跳變的點(diǎn)作為判別依據(jù)的，而單端信號是以閾值電壓作為判別依據(jù)的。所以差分信號適合低幅度的傳輸。

比如，常用到差分接口信號LVDS，其信號幅度范圍為250mV~400mV，常用到的LVCMOS接口信號，一般幅度為1.8V或者3.3V。

差分信號也有如下缺點(diǎn)：

(1) 差分信號與單端信號相比，要多走一根線，增加了PCB的面積。

(2) 布線的時(shí)候，對兩根線的對稱性要求很高，否則會降低噪聲抑制的效果。

(3) 測試的時(shí)候，也要比單端信號的測試繁瑣。

差分信號的實(shí)現(xiàn)

那怎樣把單端信號變成差分信號呢，最簡單的方法，就是用變壓器，如下圖所示。這也是ADC前端經(jīng)常用到的電路拓?fù)浣Y(jié)構(gòu)。

審核編輯：湯梓紅