近日，第五屆集成電路EDA設(shè)計精英挑戰(zhàn)賽正式啟幕。作為國內(nèi)EDA領(lǐng)域的專業(yè)賽事之一，芯華章已連續(xù)四年參與支持賽事，持續(xù)助力產(chǎn)業(yè)人才培養(yǎng)、深化產(chǎn)學(xué)研合作，為中國EDA產(chǎn)業(yè)培養(yǎng)和儲備優(yōu)秀的新生代技術(shù)力量。今年，芯華章發(fā)布“基于VCD的FSM覆蓋率統(tǒng)計”企業(yè)賽題，歡迎各位同學(xué)們前來“破題”！

一、 賽題名稱

基于VCD的FSM覆蓋率統(tǒng)計

二、 背景知識

Coverage是衡量數(shù)字驗證質(zhì)量的重要指標(biāo)，F(xiàn)SM Coverage作為其中重要一環(huán)，衡量了驗證過程中的狀態(tài)和狀態(tài)轉(zhuǎn)移覆蓋狀況。通過檢查各狀態(tài)和狀態(tài)轉(zhuǎn)移是否被覆蓋到，我們可以檢查預(yù)期的功能是否被覆蓋；相反的，通過檢查是否有不在設(shè)計范圍內(nèi)的狀態(tài)或狀態(tài)轉(zhuǎn)移被意外覆蓋到，進(jìn)而檢測到設(shè)計中的漏洞。

FSM Coverage通常包括兩部分內(nèi)容，第一部分是FSM（有限狀態(tài)機(jī)）識別和模型提取，該模型描述了有限個狀態(tài)以及這些狀態(tài)之間的轉(zhuǎn)移行為；第二部分是FSM覆蓋情況，即提取的狀態(tài)和狀態(tài)轉(zhuǎn)移模型是否在仿真過程中被覆蓋到。

值得注意的是，第一部分有限狀態(tài)機(jī)識別發(fā)生在靜態(tài)分析的過程中，識別的是可能的狀態(tài)和可能的狀態(tài)轉(zhuǎn)移，并不代表被識別的狀態(tài)或狀態(tài)轉(zhuǎn)移一定能在仿真過程中被覆蓋，這一點需要跟第二步區(qū)分開來。

在本賽題中，我們會關(guān)注其中更為重要的第二步，F(xiàn)SM Coverage的計算，對于第一步狀態(tài)機(jī)的識別，我們已使用芯華章GalaxSim的自動識別提取FSM的功能，通過YAML文件提供了FSM的相關(guān)信息，包括FSM的信號名字、狀態(tài)名字、狀態(tài)值、狀態(tài)轉(zhuǎn)移。

三、 賽題指南

向左滑動查看更多內(nèi)容>>

掃碼下載芯華章賽題文檔

四、 賽題Chair

李 康

西安電子科技大學(xué)

李康博士，西安電子科技大學(xué)微電子學(xué)院副教授，碩士導(dǎo)師。研究方向主要包括數(shù)字集成電路設(shè)計、優(yōu)化與自動化技術(shù)。熟悉體系結(jié)構(gòu)與組成技術(shù)，并長期從事面向高速網(wǎng)絡(luò)交換的電路設(shè)計以及PPA優(yōu)化方法研究。同時開展可靠性器件與電路模型技術(shù)研究，開發(fā)數(shù)字電路可靠性退化與壽命的預(yù)測模型與高可靠性數(shù)字電路設(shè)計方法，建立起超深亞微米集成電路可靠性評估平臺。研究AI與設(shè)計自動化領(lǐng)域的技術(shù)相結(jié)合的高效高精度功耗預(yù)測技術(shù)，研發(fā)出系統(tǒng)芯片的功耗評估工具。先后承擔(dān)相關(guān)方向的VLSI 重大專項、國家自然基金項目、科技部重點研發(fā)計劃、部委預(yù)研及企業(yè)合作研究項目10余項，發(fā)表SCI與EI索引論文20余篇，授權(quán)專利8項。

五、 大賽時間

2023（第五屆）集成電路EDA設(shè)計精英挑戰(zhàn)賽賽程時間安排如下：

EDA設(shè)計精英挑戰(zhàn)賽現(xiàn)已正式開放報名，關(guān)注官網(wǎng)（http://eda.icisc.cn），獲取更多大賽信息。

六、 獎項設(shè)置

麒麟杯（1支）：20萬

菁英杯（1-2支）：8萬

一等獎（最高15%）：2萬

二等獎（最高30%）：1萬

關(guān)于芯華章科技

芯華章聚集全球EDA行業(yè)精英和尖端科技領(lǐng)域人才，以智能調(diào)試、智能編譯、智能驗證座艙、智能云原生等技術(shù)支柱，構(gòu)建芯華章平臺底座，提供全面覆蓋數(shù)字芯片驗證需求的七大產(chǎn)品系列，包括：硬件仿真系統(tǒng)、FPGA原型驗證系統(tǒng)、智能場景驗證、形式驗證、邏輯仿真、系統(tǒng)調(diào)試以及驗證云，為合作伙伴提供自主研發(fā)、安全可靠的芯片產(chǎn)業(yè)解決方案與專家級顧問服務(wù)。同時，芯華章致力于面向未來的EDA 2.0 智能化電子設(shè)計平臺的研究與開發(fā)，以技術(shù)革新加速系統(tǒng)創(chuàng)新效率，讓芯片設(shè)計更簡單、更普惠。