低功耗設計

電壓門控設計

多電壓設計

動態(tài)電壓頻率調節(jié)(DVFS)技術

自適應電壓調節(jié)（AVS)技術

動態(tài)功耗：可以從降低物理電容、工作電壓、頻率、翻轉概率來著手。

靜態(tài)功耗：可以從增加閾值，降低柵極電流來著手。

系統(tǒng)與架構層次的低功耗設計，可以節(jié)省70%以上的功耗。

?分類

電源門控

電源門控（或電源切斷技術）通常指在芯片上加入開關以根據應用要求選擇性切斷供電電流。電源門控分為：細粒度電源門控和粗粒度電源門控

如設計芯片不同運行模式：低功耗模式及正常工作模式。在低功耗模式下只打開必要的組件以節(jié)省功耗。

是節(jié)省功耗最直接有效的辦法

將引入額外開銷，需要綜合考慮

若芯片一直在工作，收益較小

多電壓

根據應用讓不同的模塊使用不同的電壓并以不同的頻率運行。對于時序要求不那么嚴格的路徑，其供電電壓和工作頻率可以設置較低，以此降低功耗。

多電壓設計技術主要有三種方式：

①各電壓區(qū)域有固定的電壓。

②各電壓區(qū)域具有固定的多個電壓，由軟件決定選擇哪一個電壓。

③自適應的方式，各電壓域具有可變的，由軟件決定選擇哪一個電壓。

動態(tài)電壓頻率調節(jié)

DVFS：Dynamic Voltage Frequency Scaling，動態(tài)電壓頻率調節(jié)技術，是一種通過將不同電路模塊的工作電壓及工作頻率降低到恰好滿足系統(tǒng)最低要求，來實時降低系統(tǒng)中不同電路模塊功耗的方法。在對頻率不敏感的應用階段中降低時鐘速率和供電電壓，可以在性能適度損失的情況下大幅度降低功耗。

自適應電壓頻率調節(jié)

AVS：Adaptive Voltage Scaling，自適應電壓調節(jié)技術，是將PVT因素對電路的影響歸為延時特性的變化，在電路中加入監(jiān)測單元監(jiān)測延時信息，根據電路延時調節(jié)電壓，降低設計階段預留的電壓余量，從而使芯片處于最佳能效狀態(tài)，降低功耗。

DVFS VS AVS技術對比

dvfs vs avs

審核編輯：湯梓紅