隨著人工智能的熱潮席卷全球，作為人工智能的核心引擎的AI芯片也變得炙手可熱。而采用非馮·諾依曼創(chuàng)新計(jì)算架構(gòu)的存算一體芯片，從設(shè)計(jì)到驗(yàn)證、生產(chǎn)制造，也都吸引了行業(yè)內(nèi)外的關(guān)注。從新架構(gòu)的落地和應(yīng)用的角度來看，存算一體與傳統(tǒng)AI芯片的異同點(diǎn)在哪里？這些異同點(diǎn)對(duì)最終芯片產(chǎn)品的影響是什么？

本期我們邀請了后摩智能的研發(fā)和驗(yàn)證工程師，為我們解答后摩的存算一體芯片從設(shè)計(jì)到制造全流程：作為AI芯片中的一種創(chuàng)新架構(gòu)，后摩智能的存算一體芯片采用的是底層無侵入式創(chuàng)新，在芯片的驗(yàn)證、制造封裝環(huán)節(jié)上與傳統(tǒng)AI芯片沒有本質(zhì)性區(qū)別，只需要單獨(dú)針對(duì)存算IP進(jìn)行開發(fā)、交付與驗(yàn)證。

Q1?存算一體芯片的設(shè)計(jì)過程是怎樣的？這些過程與傳統(tǒng)AI芯片的差異是什么？

A:存算一體芯片的設(shè)計(jì)過程大致如下：

（1）根據(jù)產(chǎn)品定義確定存算一體芯片架構(gòu)；

（2）存內(nèi)計(jì)算IP的設(shè)計(jì)；

（3）存算一體芯片架構(gòu)的建模設(shè)計(jì)和制定；通常（2）和（3）并行。

（4）存算一體芯片的前端驗(yàn)證、IP集成和物理實(shí)現(xiàn)、后仿驗(yàn)證等。

跟傳統(tǒng)AI芯片差異主要在于，需要對(duì)于存內(nèi)計(jì)算IP進(jìn)行單獨(dú)的開發(fā)和交付，并需要結(jié)合存內(nèi)計(jì)算IP的特性對(duì)整體芯片架構(gòu)進(jìn)行大量的迭代等。

Q2?存算一體芯片的驗(yàn)證流程包括哪些步驟？

A:一般芯片驗(yàn)證從層級(jí)上可以大概劃分為IP level，Subsystem level，和SoC level的驗(yàn)證；根據(jù)項(xiàng)目的階段可以分為前端驗(yàn)證和后端驗(yàn)證；驗(yàn)證手段包括直接驗(yàn)證，隨機(jī)驗(yàn)證，通過ref model檢查或者斷言檢查等；

對(duì)于存算一體芯片，驗(yàn)證流程和方法學(xué)和一般AI芯片相同，只是在某些階段會(huì)額外增強(qiáng)，確保芯片功能正確，性能滿足要求。

存算一體芯片核心計(jì)算單元是自研電路實(shí)現(xiàn)，如果將該部分電路和其他數(shù)字電路一起仿真，需要采用數(shù)?；旌戏抡?，只靠這點(diǎn)的話，仿真速度無法接受。設(shè)計(jì)團(tuán)隊(duì)開發(fā)專門的model替代存算電路用于Subsystem及SoC Level驗(yàn)證，驗(yàn)證團(tuán)隊(duì)會(huì)搭建專門的驗(yàn)證平臺(tái)及Ref Model，驗(yàn)證該Model的功能正確性。

對(duì)于存算電路，會(huì)有一個(gè)wrapper，驗(yàn)證會(huì)基于該wrapper搭建存算一體芯片特有的數(shù)?；旆耇B，在該TB上驗(yàn)證數(shù)字邏輯和存算電路的接口時(shí)序及存算電路的功能正確性。對(duì)于接口時(shí)序會(huì)開發(fā)大量的斷言檢查時(shí)序，對(duì)于功能則使用開發(fā)好的ref model檢查。

在后仿階段，因?yàn)榉抡嫘实脑?，依然使用專門的model替代存算電路，但是會(huì)從存算電路中抽取實(shí)際的timing數(shù)據(jù)，反標(biāo)到model接口上，完成數(shù)字電路和存算電路的接口timing檢查。

通過以上方式，在確保功能正確，性能滿足要求的同時(shí)，驗(yàn)證效率也不會(huì)損失，滿足項(xiàng)目進(jìn)度要求。

Q3?存算一體芯片的制造過程是怎樣的？與傳統(tǒng)AI芯片是否一致？

A:存算一體的AI芯片創(chuàng)新主要是底層計(jì)算單元架構(gòu)和設(shè)計(jì)上的創(chuàng)新，通過存儲(chǔ)單元增加運(yùn)算功能，消除內(nèi)存墻以達(dá)到提高系統(tǒng)能效和計(jì)算速度的目的。

在晶圓制造方面，相對(duì)于傳統(tǒng)AI芯片（大部分是GPGPU）沒有本質(zhì)差別。存算的一個(gè)優(yōu)勢是不需要昂貴的尖端晶圓工藝（5/3 nm），可以使用更為成熟可靠的晶圓工藝。

后摩智能在研發(fā)的技術(shù)和產(chǎn)品，依據(jù)存算一體的存儲(chǔ)單元類型，可以分為SRAM存算，RRAM和MRAM存算等，在晶圓制造這一塊是完全兼容目前的主流邏輯工藝。

業(yè)界還有DRAM和Flash單元為基礎(chǔ)的存算，這會(huì)帶來更復(fù)雜的生產(chǎn)制造和良率提升流程。

以目前發(fā)布的SRAM存算SoC后摩鴻途H30為例，采用12nm成熟的邏輯工藝和對(duì)應(yīng)的版圖設(shè)計(jì)規(guī)則 ，沒有增加特殊的晶圓生產(chǎn)工藝和設(shè)備。

電路設(shè)計(jì)使用成熟的標(biāo)準(zhǔn)單元工藝庫文件和晶體管器件，及相應(yīng)的物理設(shè)計(jì)和簽核規(guī)則。由于沒有引入額外的光罩，在生產(chǎn)周期，光罩和晶圓成本上和傳統(tǒng)芯片一致，后續(xù)在產(chǎn)能擴(kuò)充和良率提升上也更為友好。

Q4?存算一體芯片的封裝和測試過程如何進(jìn)行？

A:存算一體芯片的封裝工藝與傳統(tǒng)的AI 芯片相比沒有本質(zhì)區(qū)別。

存算的一個(gè)優(yōu)勢是芯片更小，可以使用業(yè)界更為成熟的封裝產(chǎn)線和封裝形式，外形尺寸、基板和BOM也是成熟且可靠。

目前發(fā)布的后摩鴻途H30采用FCBGA 40*40mm封裝，球間距為0.8mm。相對(duì)于傳統(tǒng)的GPU類大芯片的復(fù)雜基板結(jié)構(gòu)，封裝基板顯著減少了基板層數(shù)，成本，良率和交期更優(yōu)。同時(shí)采用了優(yōu)化后的高強(qiáng)度的基板核芯材料和ring環(huán)，對(duì)大封裝芯片常見的翹曲有很好的改善，對(duì)SMT良率和PCB失效也非常有益。

存算一體芯片的ATE 自動(dòng)化測試和傳統(tǒng)的AI 芯片相比，也沒有區(qū)別，采用開發(fā)的成熟的93000 (俗稱93K) 測試機(jī)平臺(tái)進(jìn)行三溫測試。

在后摩鴻途H30上，DFT部門開發(fā)了業(yè)界領(lǐng)先的針對(duì)存算模塊的測試向量Cbist（BIST of Computing in memory），能對(duì)存算單元進(jìn)行內(nèi)建自測試，減少了對(duì)測試機(jī)配置和資源的要求，節(jié)約了測試時(shí)間，可以對(duì)芯片的算力進(jìn)行出廠測試和分檔。其余的chain，stuck at，mbist等DFT和IP 測試均和傳統(tǒng)芯片類似。由于存算一體芯片SRAM類型的器件占比相對(duì)傳統(tǒng)芯片較多，也優(yōu)化了芯片SRAM的自修復(fù)功能設(shè)計(jì)和測試，進(jìn)一步提升良率。