電子硬件概覽

• FET：場(chǎng)效應(yīng)晶體管
• FET是場(chǎng)效應(yīng)晶體管，它通過控制柵極電壓來控制源極和漏極之間的電流，從而實(shí)現(xiàn)邏輯功能。
• CMOS：硅基互補(bǔ)金屬氧化物半導(dǎo)體晶體管
• CMOS是互補(bǔ)金屬氧化物半導(dǎo)體晶體管，它是一種基于硅基材料的半導(dǎo)體器件，具有高速度、低功耗、高集成度等優(yōu)點(diǎn)。
• 摩爾定律已經(jīng)失效，正在尋找“超越摩爾”的技術(shù)
• 為了超越摩爾定律，人們正在探索新的技術(shù)，如三維集成、柔性電子、生物電子等。

一、數(shù)字邏輯

數(shù)字邏輯是處理數(shù)字信號(hào)的邏輯，實(shí)質(zhì)上是指基于二進(jìn)制數(shù)學(xué)或布爾代數(shù)的邏輯。指用數(shù)字表示數(shù)字電路的信號(hào)和序列。

• 1、二進(jìn)制邏輯：正電壓表示為邏輯1、高、真(true)；無電壓表示為邏輯0、低、假(false)
• 2、數(shù)字邏輯門：

• 3、時(shí)序電路：現(xiàn)代數(shù)字邏輯電路分為組合邏輯和順序邏輯（有存儲(chǔ)功能）
• ①時(shí)序電路元件：觸發(fā)器（鎖存器），D型、T型（反轉(zhuǎn)）、JK型
• ②計(jì)時(shí)參數(shù)：設(shè)置時(shí)間、保持時(shí)間、傳輸延遲

學(xué)習(xí)資料：數(shù)電基礎(chǔ)：時(shí)序邏輯電路[1]

二、ASIC 和 FPGA

• 1、ASIC(Application - Specific Integrated Circuit）專用集成電路

為特定用途制造的集成電路，性能高、功能復(fù)雜、功率消耗低、單元較小、單位成本低，但開發(fā)周期長(zhǎng)、設(shè)計(jì)流復(fù)雜、初始成本高、偶發(fā)成本高，在大批量生產(chǎn)上具有優(yōu)勢(shì)

• 2、FPGA(Field-Programmable Gate Array）現(xiàn)場(chǎng)可編程門陣列

對(duì)已制造完成的芯片進(jìn)行配置的集成電路， 由一組可編程的邏輯塊和可重構(gòu)連接器構(gòu)成，是現(xiàn)場(chǎng)可編程的 。邏輯塊可通過重新配置連接器進(jìn)行連接，配置不同的功能。其靈活、上市時(shí)間快、設(shè)計(jì)簡(jiǎn)單、可升級(jí)而不改變硬件，但功率消耗高、性能中等、單元成本高、資源浪費(fèi)。在中等批量的生產(chǎn)上具有優(yōu)勢(shì)。

還可以用來搭建原型驗(yàn)證平臺(tái)。

三、印制電路板（PCB - Printed Circuit Board )

• 1、PCB的設(shè)計(jì)流程：
• 前期準(zhǔn)備： 這包括準(zhǔn)備元件庫(kù)和原理圖。在進(jìn)行PCB設(shè)計(jì)之前，首先要準(zhǔn)備好原理圖SCH的元件庫(kù)和PCB的元件庫(kù)。元件庫(kù)可以用peotel 自帶的庫(kù)，但一般情況下很難找到合適的，最好是自己根據(jù)所選器件的標(biāo)準(zhǔn)尺寸資料自己做元件庫(kù)。原則上先做PCB的元件庫(kù)，再做SCH的元件庫(kù)。PCB的元件庫(kù)要求較高，它直接影響板子的安裝；SCH的元件庫(kù)要求相對(duì)比較松，只要注意定義好管腳屬性和與PCB元件的對(duì)應(yīng)關(guān)系就行。注意標(biāo)準(zhǔn)庫(kù)中的隱藏管腳。之后就是原理圖的設(shè)計(jì)，做好后就準(zhǔn)備開始做PCB設(shè)計(jì)了。
• PCB結(jié)構(gòu)設(shè)計(jì)： 這一步根據(jù)已經(jīng)確定的電路板尺寸和各項(xiàng)機(jī)械定位，在PCB 設(shè)計(jì)環(huán)境下進(jìn)行設(shè)計(jì)。
• PCB布局： 這主要是指在PCB板上放置元器件的位置。布線：是指根據(jù)已經(jīng)設(shè)計(jì)的PCB布局，通過具體的連接方式將元器件連接起來。
• 布線優(yōu)化和絲?。?/strong> 主要是對(duì)已經(jīng)完成的布線進(jìn)行優(yōu)化，比如調(diào)整走線的角度、長(zhǎng)度等，以及添加絲印等。
• 網(wǎng)絡(luò)和DRC檢查和結(jié)構(gòu)檢查： 這是指對(duì)已經(jīng)完成的PCB設(shè)計(jì)進(jìn)行網(wǎng)絡(luò)檢查和結(jié)構(gòu)檢查，以確保其滿足設(shè)計(jì)要求。
• 制版： 是指將設(shè)計(jì)好的PCB圖紙送到工廠進(jìn)行制作，制作完成后進(jìn)行測(cè)試和驗(yàn)收。
• 2、PCB生產(chǎn)流程：輪廓、創(chuàng)建銅線路、鉆孔、焊上元件、Gerber文件 有點(diǎn)意思：電路板廠之PCB制作工藝過程展示?。▌?dòng)圖講解）[2]
• 基材準(zhǔn)備： 選擇合適的基材，通常是玻璃纖維增強(qiáng)的環(huán)氧樹脂（FR-4），進(jìn)行切割和平整處理。
• 表面處理： 在基材表面進(jìn)行清潔、去氧化和化學(xué)處理，以增強(qiáng)粘附性能。
• 涂覆銅箔： 在基材上涂覆一層銅箔，形成導(dǎo)電層。
• 圖形化蝕刻： 將Gerber文件的圖形信息通過光刻技術(shù)轉(zhuǎn)移到涂覆的銅箔上，并使用化學(xué)溶液蝕刻掉未受保護(hù)的部分。
• 孔位鉆孔： 根據(jù)設(shè)計(jì)需要，在板上鉆孔，形成連接電路和安裝孔位。
• 金屬化處理： 在鉆孔后，對(duì)板面進(jìn)行金屬化處理，以增強(qiáng)電路連通性。
• 追蹤線路： 在板上涂覆保護(hù)層，并通過蝕刻或化學(xué)方法形成所需的導(dǎo)線路徑和連接。
• 表面處理： 根據(jù)要求，在PCB表面進(jìn)行阻焊涂覆和表面處理，以保護(hù)電路和增強(qiáng)焊接性能。

四、嵌入式系統(tǒng)

基于微處理器或微控制器的系統(tǒng)， 為特定功能而設(shè)計(jì) 。微控制器是一個(gè)整體，包括 CPU。其搭載的軟件通常需要工作在內(nèi)存較少的簡(jiǎn)單環(huán)境中。

五、硬件-固件-軟件交互

• 硬件是計(jì)算機(jī)系統(tǒng)的物理部分 ，包括中央處理器（CPU）、內(nèi)存、硬盤、基本輸入輸出系統(tǒng)（BIOS）等。
• 固件負(fù)責(zé)在硬件和軟件之間建立通信 ， 并管理計(jì)算機(jī)的基本功能 。它通常被存儲(chǔ)在只讀存儲(chǔ)器（ROM）或可編程只讀存儲(chǔ)器（PROM）中。
• 軟件是計(jì)算機(jī)系統(tǒng)的非物質(zhì)部分，包括操作系統(tǒng)、編譯器和應(yīng)用程序等 。操作系統(tǒng)負(fù)責(zé)管理計(jì)算機(jī)的資源，編譯器負(fù)責(zé)將源代碼轉(zhuǎn)換為機(jī)器代碼，而應(yīng)用程序則為用戶提供特定的功能。

在硬件、固件和軟件的交互中， 固件會(huì)與硬件進(jìn)行通信，將硬件的狀態(tài)和信息提供給操作系統(tǒng)和編譯器 。

而操作系統(tǒng)則會(huì)根據(jù)固件提供的信息，管理硬件資源，并向應(yīng)用程序提供服務(wù)。

編譯器則將應(yīng)用程序的源代碼轉(zhuǎn)換為機(jī)器代碼，以便操作系統(tǒng)能夠執(zhí)行。

計(jì)算機(jī)固件根據(jù)所在設(shè)備的不同可以分為多種類型，最常見的有主板固件、顯卡固件、鼠標(biāo)鍵盤固件等。每一種固件都具有自己獨(dú)特的功能和操作方式。

固件作為硬件的控制程序，起到了以下幾個(gè)重要作用：

• 啟動(dòng)系統(tǒng)：固件負(fù)責(zé)電腦的啟動(dòng)過程，可以加載操作系統(tǒng)，進(jìn)行初始化設(shè)置和硬件自檢等操作。
• 管理硬件：固件可以管理電腦硬件的工作狀態(tài)，包括電源管理、溫度監(jiān)控、風(fēng)扇轉(zhuǎn)速控制等。
• 支持?jǐn)U展設(shè)備：固件可以支持新設(shè)備的接入和識(shí)別，保證硬件的兼容性和穩(wěn)定性。
• 升級(jí)與維護(hù)：固件可以進(jìn)行升級(jí)和修復(fù)，提供新功能和修復(fù)已知問題，提高硬件的性能和穩(wěn)定性。

片上系統(tǒng)的設(shè)計(jì)與測(cè)試

本章講述 SoC 的設(shè)計(jì)流程、SoC 測(cè)試驗(yàn)證的流程和原理

在設(shè)計(jì)VLSI（超大規(guī)模集成電路）時(shí)，會(huì)設(shè)定一個(gè)時(shí)序裕度，保證芯片的穩(wěn)定運(yùn)行。但I(xiàn)C上的門密度和設(shè)計(jì)復(fù)雜度在不斷增加，在納米尺度的制造工藝下將可能引入更多制造缺陷。因此， 驗(yàn)證測(cè)試和制造過程的正確性變得越來越重要 。

一、基于 IP 的 SoC 生命周期

SoC（system on chip）片上系統(tǒng) 是一個(gè)包含給定系統(tǒng)所需所有元件的集成電路，通常包括模擬、數(shù)字和混合信號(hào)IP核心。

1、SoC的生命周期 ：

• 設(shè)計(jì)階段： 在這個(gè)階段，制定設(shè)計(jì)規(guī)范，隨后將所有IP內(nèi)核集成，并植入DFT結(jié)構(gòu)，生成網(wǎng)表和GDSII格式文件。這個(gè)階段需要經(jīng)過詳細(xì)的規(guī)劃和測(cè)試，以確保設(shè)計(jì)的正確性和性能。
• 制造階段： 在制造階段，將在晶圓片上進(jìn)行光刻和化學(xué)處理，以制造出芯片。這個(gè)階段需要使用精密的設(shè)備和工藝，以生產(chǎn)出高質(zhì)量的產(chǎn)品。
• 裝配階段： 即IC封裝，裝上外殼，并提供電氣連接和散熱的熱路徑，以保護(hù)芯片。這個(gè)階段需要使用先進(jìn)的封裝技術(shù)，以確保芯片能夠正常工作并得到良好的保護(hù)。
• 發(fā)行階段： 在發(fā)行階段，產(chǎn)品將被分銷到各個(gè)銷售渠道，供消費(fèi)者購(gòu)買和使用。這個(gè)階段需要制定市場(chǎng)策略和銷售計(jì)劃，以促進(jìn)產(chǎn)品的銷售和推廣。
• 系統(tǒng)集成階段： 在系統(tǒng)集成階段，與多個(gè)器件一同集成為一個(gè)系統(tǒng)。這個(gè)階段需要考慮如何將各個(gè)功能模塊集成在一起，以實(shí)現(xiàn)系統(tǒng)的完整性和穩(wěn)定性。
• 退役階段： 在退役階段，產(chǎn)品將不再被生產(chǎn)和銷售，并逐漸退出市場(chǎng)。這個(gè)階段需要進(jìn)行產(chǎn)品的清理和回收，以保護(hù)環(huán)境和資源。

在整個(gè)SoC的生命周期中，需要不斷地進(jìn)行優(yōu)化和改進(jìn)，以提高產(chǎn)品的性能、降低成本并滿足市場(chǎng)需求。同時(shí)，也需要不斷地更新技術(shù)，以保持公司的競(jìng)爭(zhēng)力和市場(chǎng)地位。

2、SoC的設(shè)計(jì)流程：

SoC 技術(shù)設(shè)計(jì)系統(tǒng)芯片，一般先要進(jìn)行軟硬件劃分，將設(shè)計(jì)基本分為兩部分： 芯片硬件設(shè)計(jì)和軟件協(xié)同設(shè)計(jì) 。

芯片硬件設(shè)計(jì)包括：

• ①制訂設(shè)計(jì)規(guī)范，并指定一個(gè)IP列表實(shí)現(xiàn)既定規(guī)范。（3PIP的購(gòu)買：軟IP核以HDL交付；硬IP核以GDSII交付；固定IP核使用通用庫(kù)交付。
• ②將所有IP集成，加入DFT結(jié)構(gòu)，生成RTL描述（完整的系統(tǒng)級(jí)數(shù)字電路描述）和網(wǎng)表。
• ③門級(jí)網(wǎng)表被轉(zhuǎn)換為基于邏輯單元格和I/O幾何圖形的物理布局
• ④進(jìn)行測(cè)試，測(cè)試完畢后，發(fā)往代工廠進(jìn)行制造

二、SoC 的驗(yàn)證測(cè)試流程

驗(yàn)證階段又稱硅前驗(yàn)證 ，即在流片前確保從設(shè)計(jì)規(guī)范到網(wǎng)表的功能正確和正確轉(zhuǎn)換的過程；

測(cè)試階段 ，是流片后的制造測(cè)試和生產(chǎn)測(cè)試的過程。

• IP 驗(yàn)證 IP 是任何 SoC 的基本構(gòu)建塊。因此，IP驗(yàn)證需要詳盡的白盒驗(yàn)證，這需要形式驗(yàn)證和隨機(jī)模擬等方法，特別是對(duì)于處理器IP，因?yàn)橐磺卸际怯伤鼈冏鳛槿魏蜸oC的核心組件啟動(dòng)和驅(qū)動(dòng)的。下圖 顯示了我們?nèi)绾瓮ㄟ^基于 SystemVerilog 的 UVM TB 的詳盡隨機(jī)模擬來驗(yàn)證處理器 IP。所有處理器指令都可以使用各種隨機(jī)值進(jìn)行模擬，從而生成功能、斷言和代碼覆蓋率。我們使用覆蓋范圍來衡量驗(yàn)證的進(jìn)度和質(zhì)量，然后進(jìn)行最終的驗(yàn)證簽核 IP 級(jí)驗(yàn)證要求在 HVL 編程、正式和動(dòng)態(tài) ABV、仿真調(diào)試以及使用 VIP 和 EDA 工具方面具備良好的專業(yè)知識(shí)。
• ABV- 基于斷言的驗(yàn)證，VIP – 驗(yàn)證 IP
• UVM-通用驗(yàn)證方法 UVC-UVM 驗(yàn)證組件
• BFM總線功能模型VIP驗(yàn)證IP RAL寄存器抽象層

• 子系統(tǒng)驗(yàn)證 子系統(tǒng)主要由預(yù)驗(yàn)證的IP和一些新建的IP組成，例如特定于芯片的網(wǎng)橋和系統(tǒng)控制器。圖 顯示了我們?nèi)绾螐淖酉到y(tǒng)構(gòu)建 SoC，該子系統(tǒng)使用 AMBA 等片上總線集成了所有必要的接口 IP、網(wǎng)橋和系統(tǒng)控制器。在這種情況下，我們更喜歡基于模擬的灰盒驗(yàn)證，特別是使用驗(yàn)證IP的隨機(jī)模擬。所有VIP，如AXI，AHB，APB，GPIO，UART，SPI和I2C UVC [UVM驗(yàn)證組件]都將配置并與各自的接口連接。如圖所示，我們創(chuàng)建了其他 TB 組件，如參考模型、記分板和 UVM RAL，以使驗(yàn)證環(huán)境自檢。我們?cè)陧攲訄?zhí)行各種VIP UVM序列，驗(yàn)證數(shù)據(jù)流，并測(cè)量總線的性能。

• SoC驗(yàn)證 SoC主要由預(yù)先驗(yàn)證的第三方IP和一些內(nèi)部IP組成。通常，我們更喜歡使用硬件仿真或模擬（simulation/emulation）技術(shù)進(jìn)行黑盒驗(yàn)證，以進(jìn)行SoC級(jí)驗(yàn)證。例如，您可能會(huì)遇到復(fù)雜的 SoC 驗(yàn)證環(huán)境，如下圖 所示。SoC測(cè)試平臺(tái)[TB]將具有各種測(cè)試平臺(tái)組件，如標(biāo)準(zhǔn)UVM驗(yàn)證IP[USB /藍(lán)牙/WiFi和標(biāo)準(zhǔn)接口]，帶有UVM包裝器的傳統(tǒng)HDL TB組件[JTAG Agent]，自定義UVM代理[固件代理]，以及一些顯示器，以及記分牌和SystemC / C / C++功能模型。在這種情況下，您將不得不在芯片級(jí)別處理固件和UVM序列。作為驗(yàn)證工程師，您需要知道如何使用標(biāo)準(zhǔn) VIP、傳統(tǒng) HDL BVM 和固件代碼實(shí)現(xiàn)這種混合驗(yàn)證環(huán)境，更重要的是，了解如何使用 EDA 工具自動(dòng)執(zhí)行simulation/emulation。

深入一下：SoC Verification Flow and Methodologies[3]

1、SoC的驗(yàn)證流程

• ①對(duì) IP進(jìn)行單獨(dú)驗(yàn)證 。
• ② 基于接口協(xié)議 ，對(duì)芯片中各塊接口進(jìn)行驗(yàn)證
• ③ 系統(tǒng)級(jí)驗(yàn)證 ，通過 仿真軟件進(jìn)行硬件和軟件的驗(yàn)證 。分別進(jìn)行功能驗(yàn)證和結(jié)構(gòu)驗(yàn)證。
• ④對(duì)IC的物理布局進(jìn)行驗(yàn)證。驗(yàn)證完成。

2、SoC的測(cè)試流程

• ①晶圓測(cè)試，為晶圓提供電氣刺激進(jìn)行測(cè)試
• ② 識(shí)別制造缺陷或故障 ，使用自動(dòng)測(cè)試模式生成工具ATPG
• ③對(duì)芯片進(jìn)行表征，找出芯片的理想工作參數(shù)
• ④功能測(cè)試和結(jié)構(gòu)測(cè)試
• ⑤封裝模具的老化應(yīng)力測(cè)試

三、調(diào)試性設(shè)計(jì)

SoC調(diào)試，即硅后驗(yàn)證，在第一個(gè)硅制造后進(jìn)行 。調(diào)試支持由 芯片上的調(diào)試性設(shè)計(jì)架構(gòu)和軟件組成 。其策略是 將接入點(diǎn)放置在系統(tǒng)中 ，由它的接口獲得和控制芯片內(nèi)部信號(hào)。

電子系統(tǒng)中有三種元件需要測(cè)試：數(shù)字邏輯、內(nèi)存塊、模擬或混合信號(hào)電路。制造測(cè)試成本主要取決于測(cè)試數(shù)據(jù)的數(shù)量和測(cè)試時(shí)間

ATPG 掃描測(cè)試（又叫ATPG）。scan path。與邊界掃描測(cè)試的區(qū)別，是內(nèi)部移位寄存器實(shí)現(xiàn)的測(cè)試數(shù)據(jù)輸入輸出。測(cè)試目標(biāo)是std-logic，即標(biāo)準(zhǔn)單元庫(kù)。（掃描測(cè)試和邊界掃描，不是一個(gè)概念。需要區(qū)別對(duì)待。內(nèi)部的觸發(fā)器，全部要使用帶SCAN功能的觸發(fā)器類型。）

Boundary scan Boundary scan：邊界掃描測(cè)試；boundary scan test。測(cè)試目標(biāo)是IO-PAD，利用jtag接口互連以方便測(cè)試。（jtag接口，實(shí)現(xiàn)不同芯片之間的互連。這樣可以形成整個(gè)系統(tǒng)的可測(cè)試性設(shè)計(jì)。）

Lbist Lbist：LBIST 是一種內(nèi)置自測(cè) (BIST) 形式，其中芯片內(nèi)部的邏輯可以在芯片本身上進(jìn)行測(cè)試，而無需任何昂貴的自動(dòng)測(cè)試設(shè)備 (ATE)。BIST 引擎內(nèi)置于芯片內(nèi)部，只需要像測(cè)試訪問端口 (TAP) 這樣的訪問機(jī)制即可啟動(dòng)。Lbist的組成部分 片上lbist一般由三部分組成：BIST controller、TPG (Test Pattern Generator)、RA (Response Analyzer)。

mbist mbist：內(nèi)建自測(cè)試BIST；（模擬IP的關(guān)鍵功能，可以開發(fā)BIST設(shè)計(jì)。一般情況，BIST造成系統(tǒng)復(fù)雜度大大增加。memory IP一般自帶BIST，簡(jiǎn)稱MBIST）

loading board loading board：LOAD BOARD通常用于測(cè)試半導(dǎo)體器件的電氣特性，例如電流、電壓、功率等。它是連接測(cè)試設(shè)備和被測(cè)試芯片的橋梁，通常包括一些接口，例如引腳插座、測(cè)試點(diǎn)和電源接口等。LOAD BOARD的設(shè)計(jì)必須與被測(cè)試器件的引腳布局相匹配，以確保測(cè)試結(jié)果的準(zhǔn)確性和可重復(fù)性。

BURN IN BOARD BURN IN BOARD則用于加速半導(dǎo)體器件的老化過程，以檢測(cè)器件在長(zhǎng)期使用中的可靠性。它通常包括一個(gè)溫度控制系統(tǒng)，用于控制被測(cè)試器件的環(huán)境溫度。BURN IN BOARD還可以模擬真實(shí)世界的使用條件，例如高溫、低溫、高壓和高濕等。因此，LOAD BOARD和BURN IN BOARD的主要區(qū)別在于它們的用途。LOAD BOARD主要用于測(cè)試器件的電氣特性，而BURN IN BOARD則用于測(cè)試器件在長(zhǎng)期使用中的可靠性。

1、DFT調(diào)試技術(shù)概覽

• ①掃描：對(duì)所有在掃描設(shè)計(jì)中的存儲(chǔ)元件進(jìn)行訪問和控制。
• ②掃描觸發(fā)器（SFF）：性能開銷低，但速度慢
• ③掃描鏈：將掃描觸發(fā)器連成一串，然后將掃描值與SO值（掃描輸出值）進(jìn)行比較
• ④掃描測(cè)試壓縮：利用少量的測(cè)試的重要值來減少測(cè)試數(shù)據(jù)和測(cè)試時(shí)間
• ⑤邊界掃描：邊界掃描技術(shù)利用邊界掃描鏈，在芯片內(nèi)部的信號(hào)線上插入測(cè)試信號(hào)，從而實(shí)現(xiàn)對(duì)芯片內(nèi)部電路的測(cè)試和診斷。有效降低了PCB制造成本。

2、全速延遲測(cè)試

用于檢測(cè)計(jì)時(shí)相關(guān)故障的方法

• ①故障類型：轉(zhuǎn)換故障（慢升和慢降造成的延遲），路徑延遲故障（路徑上的累計(jì)延遲）
• ②兩種方法：LOS和LOC

印制電路板 ：設(shè)計(jì)與測(cè)試

本章講述 PCB 的歷史、生命周期、設(shè)計(jì)驗(yàn)證、裝配流程

印制電路板PCB是基于基地結(jié)構(gòu)的非導(dǎo)電板，為電路電氣元件提供電氣連接和機(jī)械支撐。

一、PCB 的歷史

在PCB量產(chǎn)前，通常使用點(diǎn)對(duì)點(diǎn)的飛線連接；

早期PCB是在電路板材料上鉆孔，并在孔中植入黃銅。

20世紀(jì)20年代，PCB誕生，申請(qǐng)了第一個(gè)專利；

20世紀(jì)30年代到40年代，PCB在二戰(zhàn)中得到廣泛運(yùn)用；

20世紀(jì)50年代，發(fā)明了酸刻蝕銅金屬電路板的方法；

20世紀(jì)80年代，表面貼裝技術(shù)（Surface Mount Technology，SMT）的發(fā)展在1980年代引入了新的PCB制造和組裝方法；

現(xiàn)代，三維PCB、柔性PCB。

二、PCB 的生命周期

PCB的生命周期與SoC的生命周期類似

設(shè)計(jì)規(guī)范->PCB設(shè)計(jì)->PCB原理圖->PCB布局->制造和裝配->檢測(cè)驗(yàn)證

三、PCB 的設(shè)計(jì)驗(yàn)證

惡意攻擊者可以利用當(dāng)今復(fù)炸而高度集成的PCB設(shè)計(jì)， 借助隱藏孔或無源嵌入式元件 ，以 硬件木馬的形式篡改或植入額外的惡意電路 ，目前行業(yè)并無有效的安全措施來防御。

1、PCB檢查

• ①自動(dòng)光學(xué)檢查（AOI)：多次拍照，拼接成一個(gè)完整的大圖像，與設(shè)計(jì)圖進(jìn)行比對(duì)。
• ②自動(dòng)X射線檢查：利用不同材料對(duì)X射線的吸收率不同，對(duì)PCB進(jìn)行檢查

2、PCB測(cè)試

• ①芯片內(nèi)測(cè)試：萬用表原理
• ②功能測(cè)試
• ③JTAG邊界掃描測(cè)試

小結(jié)

到這里我們就對(duì)電子硬件、片上系統(tǒng)、PCB都有了一定認(rèn)識(shí)。學(xué)習(xí)硬件安全的前提是我們得了解硬件，了解它的設(shè)計(jì)、測(cè)試、生產(chǎn)，才能指導(dǎo)在哪里會(huì)面臨安全風(fēng)險(xiǎn)，以及才有什么樣的手段去增加硬件的安全性。