半導(dǎo)體制作工藝可分為前端和后端：前端主要是晶圓制作和光刻（在晶圓上繪制電路）；后端主要是芯片的封裝。隨著前端工藝微細(xì)化技術(shù)逐漸達(dá)到極限，后端工藝的重要性愈發(fā)突顯。作為可以創(chuàng)造新附加價(jià)值的核心突破點(diǎn)，其技術(shù)正備受矚目。

此系列文章將以《提高半導(dǎo)體附加價(jià)值的封裝與測(cè)試》一書內(nèi)容為基礎(chǔ)，詳細(xì)講解后端工藝。

#1 半導(dǎo)體后端工藝
制作半導(dǎo)體產(chǎn)品的第一步，就是根據(jù)所需功能設(shè)計(jì)芯片（Chip）。然后，再將芯片制作成晶圓（Wafer）。由于晶圓由芯片反復(fù)排列而成，當(dāng)我們細(xì)看已完成的晶圓時(shí)，可以看到上面有很多小格子狀的結(jié)構(gòu)，其中一個(gè)小格子就相當(dāng)于一個(gè)芯片。芯片體積越大，每個(gè)晶圓可產(chǎn)出的芯片數(shù)量就越少，反之亦然。

半導(dǎo)體設(shè)計(jì)不屬于制程工序，半導(dǎo)體產(chǎn)品的制程工序大體可分為晶圓制作、封裝和測(cè)試。其中，晶圓制作屬于前端（Front End）工藝；封裝和測(cè)試屬于后端（Back End）工藝。晶圓的制作工藝中也會(huì)細(xì)分前端和后端，通常是CMOS制程工序?qū)儆谇岸?，而其后的金屬布線工序?qū)儆诤蠖恕?/p>

圖1：半導(dǎo)體制作流程與半導(dǎo)體行業(yè)劃分（?HANOL出版社/photograph.SENSATA)

圖1展示了半導(dǎo)體制程工藝及其行業(yè)的劃分。只從事半導(dǎo)體設(shè)計(jì)的產(chǎn)業(yè)運(yùn)作模式被稱作芯片設(shè)計(jì)公司（Fabless），該模式的典型代表有高通（Qualcomm）、蘋果（Apple）等。負(fù)責(zé)晶圓制作的制造商被稱為晶圓代工廠（Foundry），他們根據(jù)Fabless公司的設(shè)計(jì)制作晶圓，其中最典型的代表要臺(tái)積電（TSMC）了，DB HiTek、Magnachip等韓企也采用這一模式。經(jīng)Fabless設(shè)計(jì)和Foundry制造的晶圓還需經(jīng)過封裝和測(cè)試，專門負(fù)責(zé)這兩道工藝的企業(yè)就是外包半導(dǎo)體組裝和測(cè)試（OSAT，Outsourced?Assembly?and?Testing），其典型代表有ASE、JCET、星科金朋（Stats Chippac）、安靠（Amkor）等。此外，還有像SK海力士這樣集半導(dǎo)體設(shè)計(jì)、晶圓制造、封裝和測(cè)試等多個(gè)產(chǎn)業(yè)鏈環(huán)節(jié)于一身的集成設(shè)備制造商（IDM，Integrated Device Manufacturer）。

如圖1所示，封裝和測(cè)試工藝的第一步就是晶圓測(cè)試。封裝后，再對(duì)封裝進(jìn)行測(cè)試。

半導(dǎo)體測(cè)試的主要目的之一就是防止不良產(chǎn)品出廠。一旦向客戶提供不良產(chǎn)品，客戶對(duì)我們的信任就會(huì)大打折扣，進(jìn)而導(dǎo)致公司銷售業(yè)績(jī)的下降，還會(huì)引發(fā)賠償?shù)荣Y金上的損失。因此，我們必須在產(chǎn)品出廠前對(duì)其進(jìn)行細(xì)致的全面檢測(cè)。半導(dǎo)體測(cè)試須根據(jù)產(chǎn)品的各種特性，對(duì)其各參數(shù)進(jìn)行測(cè)試，以確保產(chǎn)品的品質(zhì)和可靠度。當(dāng)然，這需要時(shí)間、設(shè)備和勞動(dòng)力上的投入，產(chǎn)品的制造成本也會(huì)隨之增加。因此，眾多測(cè)試工程師正致力于減少測(cè)試時(shí)間和測(cè)試參數(shù)。

#2 測(cè)試的種類

表1: 測(cè)試分類（? HANOL出版社）

測(cè)試工藝可依據(jù)不同的測(cè)試對(duì)象，分為晶圓測(cè)試和封裝測(cè)試；也可根據(jù)不同的測(cè)試參數(shù)，分為溫度、速度和運(yùn)作模式測(cè)試等三種類型（見表1）。

溫度測(cè)試以施加在試驗(yàn)樣品上的溫度為標(biāo)準(zhǔn)：在高溫測(cè)試中，對(duì)產(chǎn)品施加的溫度比產(chǎn)品規(guī)格1 所示溫度范圍的上限高出10%；在低溫測(cè)試中，施加溫度比規(guī)格下限低10%；而恒溫測(cè)試的施加溫度一般為25℃。在實(shí)際使用中，半導(dǎo)體產(chǎn)品要在各種不同的環(huán)境中運(yùn)作，因此必須測(cè)試產(chǎn)品在不同溫度下的運(yùn)作情況以及其溫度裕度（Temperature Margin）。以半導(dǎo)體存儲(chǔ)器為例，高溫測(cè)試范圍通常為85~90℃，低溫測(cè)試范圍為-5~-40℃。

1?規(guī)格（Spec）: specification的縮寫，指產(chǎn)品配置，即制造產(chǎn)品時(shí)在設(shè)計(jì)、制作方法上或?qū)λ杼匦缘母鞣N規(guī)定。

速度測(cè)試又分為核心（Core）測(cè)試和速率測(cè)試。核心測(cè)試主要測(cè)試試驗(yàn)樣品的核心運(yùn)作，即是否能順利實(shí)現(xiàn)原計(jì)劃的目標(biāo)功能。以半導(dǎo)體存儲(chǔ)器為例，由于其主要功能是信息的存儲(chǔ)，測(cè)試的重點(diǎn)便是有關(guān)信息存儲(chǔ)單元的各項(xiàng)參數(shù)。速率測(cè)試則是測(cè)量樣品的運(yùn)作速率，驗(yàn)證產(chǎn)品是否能按照目標(biāo)速度運(yùn)作。隨著對(duì)高速運(yùn)轉(zhuǎn)半導(dǎo)體產(chǎn)品需求的增加，速率測(cè)試目前正變得越來越重要。

運(yùn)作模式測(cè)試細(xì)分為直流測(cè)試（DC Test）、交流測(cè)試（AC?Test）和功能測(cè)試（Function?Test）：直流測(cè)試驗(yàn)證直流電流和電壓參數(shù)；交流測(cè)試（AC Test）驗(yàn)證交流電流的規(guī)格，包括產(chǎn)品的輸入和輸出轉(zhuǎn)換時(shí)間等運(yùn)作特性；功能測(cè)試則驗(yàn)證其邏輯功能是否正確運(yùn)作。以半導(dǎo)體存儲(chǔ)器為例，功能測(cè)試就是指測(cè)試存儲(chǔ)單元（Memory cell）與存儲(chǔ)器周圍電路邏輯功能是否能正常運(yùn)作。

#3 晶圓測(cè)試
晶圓測(cè)試的對(duì)象是晶圓，而晶圓由許多芯片組成，測(cè)試的目的便是檢驗(yàn)這些芯片的特性和品質(zhì)。為此，晶圓測(cè)試需要連接測(cè)試機(jī)和芯片，并向芯片施加電流和信號(hào)。

完成封裝的產(chǎn)品會(huì)形成像錫球（Solder?Ball）一樣的引腳（Pin），利用這些引腳可以輕而易舉完成與測(cè)試機(jī)的電氣連接。但在晶圓狀態(tài)下，連接兩者就需要采取一些特殊的方法，比如探針卡（Probe?Card）。

如圖2所示，探針卡是被測(cè)晶圓和測(cè)試機(jī)的接口，卡上有很多探針2可以將測(cè)試機(jī)通訊接口和晶圓的焊盤直接連接起來，卡內(nèi)還布置了很多連接探針與測(cè)試機(jī)的連接線材。探針卡固定在測(cè)試頭上，晶圓探針臺(tái)通過使探針卡與晶圓焊盤點(diǎn)精準(zhǔn)接觸，完成測(cè)試。

2?探針: 與晶圓焊盤進(jìn)行電氣連接和直接接觸的針狀物。

圖2 : 晶圓測(cè)試系統(tǒng)模式圖（? HANOL出版社/photograph.Formfactor）

將晶圓正面朝上裝載后，再把圖2右側(cè)的探針卡反過來使針尖朝下，實(shí)現(xiàn)與晶圓焊盤的準(zhǔn)確對(duì)位。這時(shí)，溫度調(diào)節(jié)設(shè)備根據(jù)測(cè)試所需溫度條件，施加相應(yīng)溫度。測(cè)試系統(tǒng)通過探針卡傳送電流和信號(hào)，并導(dǎo)出芯片訊號(hào)，從而讀取測(cè)試結(jié)果。

探針卡要根據(jù)被測(cè)芯片的焊盤布局和晶圓芯片排布制作，即探針與被測(cè)晶圓焊盤布局要一致。而且，要按照芯片排列，反復(fù)排布探針。其實(shí)，在實(shí)際操作中，僅憑一次接觸是無法測(cè)試晶圓的所有芯片的。因此，在實(shí)際量產(chǎn)過程中要反復(fù)接觸2~3次。

一般來講，晶圓測(cè)試依次按照“電氣參數(shù)監(jiān)控（EPM） → 晶圓老化（Wafer Burn in） → 測(cè)試 → 維修（Repair） → 測(cè)試”順序進(jìn)行。下面，我們來詳細(xì)講解一下晶圓測(cè)試的具體工序。

◎ 電氣參數(shù)監(jiān)控（EPM，Electrical Parameter Monitoring）
測(cè)試可以篩選出不良產(chǎn)品，又可以反饋正在研發(fā)或量產(chǎn)中的產(chǎn)品缺陷，從而進(jìn)行改善。相比而言，電氣參數(shù)監(jiān)控的主要目的是后者，即通過評(píng)價(jià)分析產(chǎn)品單位元件的電氣特性，對(duì)晶圓的制作工序提供反饋。具體來說，就是在進(jìn)入正式晶圓測(cè)試前，采用電學(xué)方法測(cè)量晶體管的特性和接觸電阻，驗(yàn)證被測(cè)產(chǎn)品是否滿足設(shè)計(jì)和元件部門提出的基本特性。從測(cè)試的角度來看，就是利用元件的電學(xué)性能提取直流參數(shù)（Parameter），并監(jiān)控各單位元件的特性。

◎ 晶圓老化（Wafer Burn in）

圖3：產(chǎn)品使用時(shí)間與不良率（? HANOL出版社）

圖3以時(shí)間函數(shù)揭示了產(chǎn)品生命周期中的不良率 [曲線呈現(xiàn)出如同浴缸的形狀，故被稱作浴盆曲線（Bath-Tub Curve）] ：早期失效（Early failure）期，產(chǎn)品因制作過程中的缺陷所導(dǎo)致的失效率較高；制造上的缺陷消失后，產(chǎn)品進(jìn)入偶然失效（Random failure）期，在此期間，產(chǎn)品的失效率降低；產(chǎn)品老化磨損后進(jìn)入耗損（Wear out）失效期，失效率明顯再次上升?？梢?，如果完成產(chǎn)品后立即提供給客戶，早期失效會(huì)增加客戶的不滿，造成退貨等產(chǎn)品問題的可能性也很大。

“老化（Burn in）”的目的就是為識(shí)別產(chǎn)品的潛在缺陷，提前發(fā)現(xiàn)產(chǎn)品的早期失效狀況。晶圓老化是在晶圓產(chǎn)品上施加溫度、電壓等外界刺激，剔除可能發(fā)生早期失效的產(chǎn)品的過程。

◎ 晶圓測(cè)試
在晶圓老化（Wafer Burn in）測(cè)試剔除早期失效產(chǎn)品后使用探針卡進(jìn)行晶圓測(cè)試。晶圓測(cè)試是在晶圓上測(cè)試芯片電學(xué)性能的工序。其主要目的包括：提前篩選出不良芯片、事先剔除封裝/組裝3過程中可能產(chǎn)生的不良產(chǎn)品并分析其原因、提供工序反饋信息，以及通過晶圓級(jí)驗(yàn)證（Wafer Level Verification）提供元件與設(shè)計(jì)上的反饋等。

在晶圓測(cè)試中篩選出的部分不良單元4，將會(huì)在我們下面要講到的維修（Repair）過程中被備用單元（Redundancy cell）替換。為測(cè)試這些備用單元是否能正常工作，以及芯片能否成為符合規(guī)格的良品，在維修工序后，必須重新進(jìn)行一次晶圓測(cè)試。

3?組裝 : 與基板或系統(tǒng)實(shí)現(xiàn)電氣或直接連接、組裝的工序；
4單元（Cell）: 為在記憶元件存儲(chǔ)信息（Data）所需的最小單位的單元數(shù)組；DRAM存儲(chǔ)單元（Cell）由一個(gè)晶體管（Transistor）和一個(gè)電容器（Capacitor）組成；

◎ 維修（Repair）
維修作為內(nèi)存半導(dǎo)體測(cè)試中的一道工序，是通過維修算法（Repair Algorithm），以備用單元取代不良單元的過程。假設(shè)在晶圓測(cè)試中發(fā)現(xiàn)DRAM 256bit內(nèi)存的其中1bit為不良，該產(chǎn)品就成了255bit的內(nèi)存。但如果經(jīng)維修工序，用備用單元替換不良單元，255bit的內(nèi)存就又重新成了256bit的內(nèi)存，可以向消費(fèi)者正常銷售。可見，維修工序可以提高產(chǎn)品的良率，因此，在設(shè)計(jì)半導(dǎo)體存儲(chǔ)器時(shí)，會(huì)考慮備用單元的制作，并根據(jù)測(cè)試結(jié)果以備用單元取代不良單元。當(dāng)然，制作備用單元就意味著要消耗更多的空間，這就需要加大芯片的面積。因此，我們不可能制作可以取代所有不良內(nèi)存的充足的備用單元（比如可以取代所有256bit的備用256bit等）。要綜合考慮工藝能力，選擇可以最大程度地提升良率的數(shù)量。如果工藝能力強(qiáng)，不良率少，便可以少做備用單元，反之則需要多做。

維修可分為列（Column）單位和行（Row）單位：備用列取代不良單元所在的列；備用行取代不良單元所在的行。

DRAM的維修要先切斷不良單元的列或行，再連接備用列或行。維修可分為激光維修和電子保險(xiǎn)絲（e-Fuse）維修。激光維修，顧名思義，就是用激光燒斷與不良單元的連接。這要求先脫去晶圓焊盤周圍連線的保護(hù)層（Passivation layer），使連接線裸露出來。由于完成封裝后的芯片表面會(huì)被各種封裝材料所包裹，激光維修方法只能用于晶圓測(cè)試。電子保險(xiǎn)絲維修則采用在連接線施加高電壓或電流的方式斷開不良單元。這種方法與激光維修不同，它通過內(nèi)部電路來完成維修，不需要脫去芯片的保護(hù)膜。因此，除晶圓測(cè)試外，該方法在封裝測(cè)試中也可使用。

#4 封裝測(cè)試
在晶圓測(cè)試中被判定為良品的芯片，經(jīng)封裝工序后需要再進(jìn)行封裝測(cè)試，因?yàn)檫@些芯片在封裝工序中有可能發(fā)生問題。而且，晶圓測(cè)試同時(shí)測(cè)試多個(gè)芯片，測(cè)試設(shè)備性能上的限制可能導(dǎo)致其無法充分測(cè)試目標(biāo)參數(shù)。與此相反，封裝測(cè)試以封裝為單位進(jìn)行測(cè)試，對(duì)測(cè)試設(shè)備的負(fù)荷相對(duì)較小，可以充分測(cè)試目標(biāo)參數(shù)，從而選出符合規(guī)格的良品。

封裝測(cè)試方法如圖4所示：先把“03”的封裝引腳（Pin，圖中為錫球）朝下裝入封裝測(cè)試插座內(nèi)，使引腳與插座內(nèi)的引腳對(duì)齊，然后再將封裝測(cè)試插座固定到封裝測(cè)試板（Package Test Board）上進(jìn)行測(cè)試。

圖4：封裝測(cè)試系統(tǒng)（?HANOL出版社/ photograph.NST, SENSATA）

◎ 老化測(cè)試（Test During Burn In，TDBI）
前邊也提到過，“老化（Burn in）”是為了提前發(fā)現(xiàn)產(chǎn)品的早期失效，向晶圓產(chǎn)品施加溫度、電壓等外界刺激的工序。這一工序既可在晶圓測(cè)試中進(jìn)行，也可在封裝測(cè)試階段進(jìn)行。封裝后實(shí)施的“老化”被稱為老化測(cè)試（TDBI）。大部分半導(dǎo)體產(chǎn)品在晶圓和封裝測(cè)試均進(jìn)行老化測(cè)試，以便更加全面地把握產(chǎn)品的特性，尋找縮減老化時(shí)間和工序數(shù)量的條件?？梢?，老化對(duì)于量產(chǎn)來說是一道最有效的工序。

◎ 測(cè)試
這是驗(yàn)證數(shù)據(jù)手冊(cè)5中定義的運(yùn)作模式在用戶環(huán)境中能否正常工作的流程。通過溫度測(cè)試，檢驗(yàn)產(chǎn)品交流/直流參數(shù)的缺陷，以及單元 外圍電路（Cell Peri）區(qū)域的運(yùn)作是否滿足客戶要求的規(guī)格。此時(shí)，需要在比數(shù)據(jù)手冊(cè)中規(guī)定的條件更為惡劣的條件下，甚至是最糟糕的條件下進(jìn)行測(cè)試。

5?數(shù)據(jù)手冊(cè)（Data Sheet）：定義半導(dǎo)體產(chǎn)品基本配置與特性等具體信息的文件。

◎ 外觀（Visual）檢測(cè)
完成所有測(cè)試后，需通過激光打標(biāo)（Laser?Marking）把測(cè)試結(jié)果和速率特性（尤其是需要區(qū)分速率時(shí)）記錄在產(chǎn)品封裝的表面。經(jīng)封裝測(cè)試和激光打標(biāo)后，將良品裝入封裝托盤（Tray），產(chǎn)品即可出廠了。當(dāng)然，在出廠前，還要進(jìn)行最后一道測(cè)試——外觀測(cè)試，以剔除外觀上的缺陷。外觀檢測(cè)主要查看是否有龜裂、打標(biāo)錯(cuò)誤、裝入錯(cuò)誤的托盤等問題；錫球方面主要檢查球是否被壓扁，或球是否脫落等問題。

本文轉(zhuǎn)載自：SK海力士微信公眾號(hào)

審核編輯 黃宇