自TechInsights于2021年底推出電源管理集成電路（PMIC）工藝分析頻道以來，已分析了多種器件。內(nèi)容囊括高壓柵極驅動器和汽車級電源轉換IC，乃至移動電源管理集成電路。據(jù)觀察，越來越多的制造商嘗試以共同封裝配置或與硅IC本身“全集成”的方式將無源元件集成至電源管理集成電路產(chǎn)品。

與所有電力電子產(chǎn)品一樣，尺寸、重量和功率（SWaP）均為關鍵的性能指標。為提高系統(tǒng)效率，我們需要更小巧輕便且功率密度更高的系統(tǒng)。在電源管理集成電路運行功率水平相對較低的情況下，集成是非常理想的方式，并且具備理論可行性。

一種“集成穩(wěn)壓器”（IVR）受到了特別關注。鑒于相對較小的變化也可能損壞CPU等精密部件中的精密晶體管，所以需使用穩(wěn)壓器電路提供穩(wěn)定的恒電壓。

許多消費類電子產(chǎn)品的輸入電壓為12 V（最新的服務器架構為48 V）。產(chǎn)品內(nèi)部的最終“負載點”（PoL）的降壓轉換過程為CPU、GPU和其他內(nèi)部元件提供其所需的電壓（通常<2 V）。隨著架構復雜化，需輸入不同電壓，因而需采用多個穩(wěn)壓器電路提供不同的電壓，而它們會占用寶貴的電路板空間。集成此項功能將帶來明顯收益。

“全集成”穩(wěn)壓器的早期嘗試

迄今為止，英特爾公司對這項技術的嘗試或許最為矚目。英特爾嘗試在第4代和第5代核心微處理器（Haswell和Broadwell）上采用所謂的“全集成穩(wěn)壓器”（FIVR）解決方案。在2014年亞太經(jīng)合組織會議上提交的一篇論文展示了這種方法——將非磁性電感集成至柵格陣列（LGA）封裝。一篇在2016年提交的研究論文顯示了研討中的不同電感的更多詳情，包括非耦合螺線管、交錯螺線管、屏蔽電鍍通孔（PTH）環(huán)和3DL。該論文得出結論，未來可能必須使用磁性材料以滿足電流密度需求。2011年的早期演示展示了對片上電感的研究，包括磁性CoZrTa包絡。

從第六代產(chǎn)品開始，英特爾放棄了全集成穩(wěn)壓器方案，原因之一似乎是這種方法會使CPU附近產(chǎn)生額外熱量。傳聞這項技術將被再次引入，正如在VLSI 2022上的演示所證明的那樣，英特爾仍在以某種形式研究這一概念。

蘋果APL1028集成穩(wěn)壓器

我們的拆解頻道詳細報道了已發(fā)布的最重要的消費類電子產(chǎn)品。根據(jù)對采用M1處理器的2021款MacBook Pro（16英寸）的分析，我們發(fā)現(xiàn)蘋果APL1028芯片被設置在M1處理器區(qū)域散熱外殼內(nèi)的PCB背面。此后，我們編寫了一份有關該器件的電源管理集成電路工藝分析報告，并在最近的電源管理集成電路簡報中重點介紹了集成電感技術。

如圖1所示，APL1028采用倒裝芯片球柵陣列（FCBGA）封裝。

圖1：倒裝芯片球柵陣列封裝的蘋果APL1028集成穩(wěn)壓器：a）俯視圖b）仰視圖c）突出顯示芯片的側視x光片

當使用酸解封工藝取出封裝中的芯片后，獲得集成電路，分析表明這很可能采用了臺積電的12 FF工藝。注意，這并非BCD電源管理集成電路，傳統(tǒng)雙極器件或DMOS功率晶體管與鰭式場效晶體管（FinFETs）的集成需要使用大量昂貴的光刻掩模。假設這些部件在相對較低的功率水平下運行，則僅使用鰭式場效晶體管即可。我們迄今發(fā)現(xiàn)的最小的“傳統(tǒng)”電源管理集成電路邏輯節(jié)點約為55 nm，同樣來自去年報道的蘋果產(chǎn)品。

隨著封裝的去除，將逐漸展現(xiàn)真正的創(chuàng)新。圖2顯示了采用拋光和O2蝕刻工藝后的封裝。圖中顯示了三排耦合電感（共28個）。

圖2：拋光封裝（顯示片上電感區(qū)域）

如圖3所示，每個耦合電感均設置在器件的RDL區(qū)，兩個銅條外部包繞磁性材料制成的包絡。各銅條的一端通過過孔與芯片相連，而另一端向外連接至封裝。

圖3：APL1028芯片的掃描電鏡剖面圖（顯示帶磁性包絡的耦合電感）

這與2011年的英特爾研究論文中提出的概念相似，甚至電感包絡中似乎使用了相同的CoZrTa磁性材料疊層。蘋果已將這一概念應用于生產(chǎn)器件。

來自安普沃爾半導體（Empower Semiconductor）的另一集成穩(wěn)壓器示例

我們最近發(fā)布了一份關于安普沃爾EP7037C三路輸出集成穩(wěn)壓器的電源管理集成電路工藝分析報告。該產(chǎn)品允許通過多個不同的穩(wěn)壓為器件的不同部件供電。安普沃爾甚至更進一步，于最近發(fā)布了四路輸出器件——EP71xxx系列。安普沃爾聲稱其集成穩(wěn)壓器技術可將體積縮小10倍，同時將運行速度提高1000倍。產(chǎn)生這種改進的原因在于傳統(tǒng)的穩(wěn)壓器需要較大的輸出電容來充分過濾瞬態(tài)響應。安普沃爾聲稱其解決方案允許處理器電源狀態(tài)發(fā)生納秒級變化。

圖4顯示了翻轉芯片球形柵格陣列封裝和x光片，其中顯示了“TRIO-C”IC芯片以及另外四個硅深溝槽電容器芯片的位置。

圖4：安普沃爾EP7037C集成穩(wěn)壓器a）翻轉芯片球形柵格陣列封裝b）封裝的x光片

該產(chǎn)品與這篇博客前文討論的蘋果APL1028集成穩(wěn)壓器有部分相似之處。與APL1028相似，我們認為圖中的“TRIO-C”芯片很可能基于臺積電的12 FF工藝制程。但其集成方法不同，圖中沒有采用片上電感。相對地，安普沃爾提供了兩種解決方案：

? 定制服務，安普沃爾將協(xié)助設計待集成PCB的專用電感走線。

? 安普沃爾還提供EP7037B，其中包含一個由翻轉芯片球形柵格陣列封裝纏繞的電感器。

采用另外四個硅深溝槽電容器芯片是減少額外的無源元件和縮小電路板空間的另一種方法。圖5顯示了此類芯片之一的掃描電鏡剖面。采用硅化鎢觸點的雙金屬鋁工藝與填充多晶硅并形成電容器的深溝槽相連。

圖5：硅深溝槽電容的硅掃描電鏡剖面圖

英飛凌集成負載點電源（IPOL）降壓調節(jié)器

拆去集成穩(wěn)壓器后，我們可以發(fā)現(xiàn)，它不僅僅是一個用于集成無源元件的小眾應用。英飛凌最近發(fā)布了配備“全集成”4 A降壓轉換器的TDM3885集成負載點電源模塊。圖6中的各圖像詳細描述了PG-LGA-15封裝的內(nèi)部，有關更多詳情，可參見我們關于該器件的功率封裝報告。

圖6：英飛凌TDM3885 IPOL a）標識芯片位置的封裝側視圖X光片b）顯示電感線圈的封裝噴射蝕刻俯視圖c）TC180008_R8B芯片和電感線圈的封裝電鏡剖面圖

圖7所示的TC180008_R8B芯片不含日期標記，但因其具有國際整流器標志（見右下角），所以可合理假設其并非英飛凌的新IC設計。該部件的創(chuàng)新之處在于電感集成，這與集成穩(wěn)壓器非常相似，可以節(jié)省寶貴的電路板空間。該部件設計用于電信和數(shù)據(jù)中心等應用的負載點電源（PoL）轉換，英飛凌指出，它適合用于“空間和散熱受限的應用”。英飛凌聲稱，因該部件能降低寄生效應，所以不但能減少80%的電路板面積，還能提高性能。

圖7：TC180008_R8B芯片圖

總結

將無源元件集成至功率芯片具有明顯優(yōu)勢。這樣能提高功率密度，盡可能減小電路板空間以及縮短物料清單（BoM），這些都極具吸引力。但這樣也會帶來各種缺陷，并且先前對該技術的嘗試也很快停止了。

我們可以觀察蘋果是否將該理念延續(xù)至M2 Pro和Max MacBooks，以及他們在散熱管理方面如何進行權衡。

集成穩(wěn)壓器（IVR）絕不是唯一能通過這種方法受益的電源管理集成電路技術。討論任何功率轉換產(chǎn)品時均需重視系統(tǒng)級性能，在較高的功率下更是如此，即使效率稍有提高也將變得非常重要。當討論碳化硅（SiC）和氮化鎵（GaN）晶體管等新的寬禁帶產(chǎn)品，需重視這一點。分立式晶體管自身可能比硅晶體管更昂貴，但它們不僅能提高晶體管性能，無疑還能為更大的系統(tǒng)設計節(jié)省成本。他們通過更高的切換頻率來實現(xiàn)這一點，從而允許減小電容并提供更便宜輕便且功率密度更高的解決方案。在觀察高功率模塊時，我們逐漸覺察到模塊化布局和短距互連對降低電感的重要性。

完全去除封裝接線的新型封裝技術示例也在不斷涌現(xiàn)，參見我們關于安世半導體“銅夾”技術的功率封裝報告，該技術去除了低壓硅產(chǎn)品PSMN3R9 100 V金氧半場效晶體管的封裝接線。

對于頻譜的低功率端和電源管理集成電路，我們可以進一步將無源器件集成到分立式封裝中，對于蘋果APL1028而言，實際集成至半導體芯片。我們期待在未來數(shù)年看到相關方面出現(xiàn)突破性進展，并且很高興能繼續(xù)與大家分享我們的發(fā)現(xiàn)！

審核編輯 黃宇