在進(jìn)行多片DDR設(shè)計的時候,通常DDR會存在拓?fù)浣Y(jié)構(gòu),下面我們將詳細(xì)介紹一下各種拓?fù)浣Y(jié)構(gòu)的區(qū)別以以及應(yīng)用場景。
首先我們先介紹一下,當(dāng)只存在一片DDR的時候通常是采用點(diǎn)對點(diǎn)的連接方式,點(diǎn)對點(diǎn)的布線方式優(yōu)點(diǎn)是結(jié)構(gòu)簡單,阻抗以及時序容易控制,適合高速率雙向傳輸。

點(diǎn)到點(diǎn)拓?fù)浣Y(jié)構(gòu)

菊花鏈(fly_by)拓?fù)浣Y(jié)構(gòu)


菊花鏈拓?fù)浣Y(jié)構(gòu)從CPU開始依次連接到各驅(qū)動端,在控制高次諧波干擾方面,菊花鏈的走線效果最好,在實(shí)際布線當(dāng)中我們需要注意使菊花鏈種的分支越短越好,通常分支長度要小于十分之一的信號上升沿時間,菊花鏈拓?fù)浣Y(jié)構(gòu)具有阻抗特性容易控制的特點(diǎn),通常比較適合高速信號的傳輸,在進(jìn)行多片DDR的處理時我們應(yīng)該盡可能的選擇菊花鏈拓?fù)浣Y(jié)構(gòu),但需要注意的是,采用菊花鏈拓?fù)浣Y(jié)構(gòu)傳輸信號時,負(fù)載之間有延時,信號不能同時到達(dá)負(fù)載端,所以在此基礎(chǔ)之上在采用此種拓?fù)浣Y(jié)構(gòu)的時候需要留意主控芯片是否支持讀寫平衡,如果不支持讀寫平衡則不可以采用菊花鏈拓?fù)浣Y(jié)構(gòu)。
T點(diǎn)拓?fù)浣Y(jié)構(gòu):T點(diǎn)拓?fù)浣Y(jié)構(gòu)又叫星型拓?fù)浣Y(jié)構(gòu),樹形拓?fù)浣Y(jié)構(gòu)。
T點(diǎn)靠近驅(qū)動端:


可以有效的避免時鐘的不同步問題,容易控制負(fù)載的長度,用于驅(qū)動能力比較強(qiáng)的地方,主線越短越好。其缺點(diǎn)是布線難度較大且每條分支都需要端接電阻,終端電阻的阻值應(yīng)該和連線的阻抗相匹配。


T點(diǎn)靠近負(fù)載端:
各個分支都能平衡,適合負(fù)載較多的時候使用,此時傳輸線分支是靠經(jīng)負(fù)載端,在進(jìn)行端接時處理方式時只需要一個端接電阻即可,在進(jìn)行T點(diǎn)設(shè)計時此種連接方式最為常見,需要注意的是信號的主線和支線的長度,支線應(yīng)該要滿足小于或等于1/3的主線長度,在進(jìn)行T點(diǎn)設(shè)計時務(wù)必注意此項(xiàng)要求。
DDR的布局多種多樣,例如DDR的正反貼,錯開貼,單面布局等,但是所采用的拓?fù)浣Y(jié)構(gòu)都是我們上面介紹的這些。
當(dāng)我們設(shè)計DDR3,DDR4,DDR5時我們需要注意的是在拓?fù)浣Y(jié)構(gòu)的選擇上盡量趨向于菊花鏈拓?fù)浣Y(jié)構(gòu),菊花鏈拓?fù)浣Y(jié)構(gòu)相對于T型拓?fù)浣Y(jié)構(gòu)可以有效的抑制支路的反射,但是菊花鏈拓?fù)浣Y(jié)構(gòu)的時鐘信號,地址信號以及控制信號并不能同時到達(dá)每片DDR,為了解決此問題DDR3引入了時間補(bǔ)償技術(shù),通過內(nèi)部調(diào)整實(shí)現(xiàn)信號的同步,根據(jù)仿真以及實(shí)際應(yīng)用的結(jié)果來看菊花鏈拓?fù)浣Y(jié)構(gòu)更適合傳輸高速信號,更能滿足信號的完整性要求。
-
pcb
+關(guān)注
關(guān)注
4398文章
23818瀏覽量
422451
原文標(biāo)題:DDR拓?fù)浣Y(jié)構(gòu)的詳細(xì)解析
文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
高速DDR開關(guān)TS3DDR4000的技術(shù)解析與應(yīng)用實(shí)踐
UPS電源核心技術(shù)深度解析:從拓?fù)?/b>結(jié)構(gòu)到智能管理的演進(jìn)之路
半橋/全橋/反激/正激/推挽拓?fù)?/b>結(jié)構(gòu)的區(qū)別與特點(diǎn)
AD設(shè)計DDR3時等長設(shè)計技巧
PCB如何調(diào)整拓?fù)?/b>結(jié)構(gòu),以此提高信號完整性?
開關(guān)電源拓?fù)?/b>結(jié)構(gòu)介紹
反向降壓拓?fù)?/b>如何替代非隔離反激式拓?fù)?/b> 德州儀器反向降壓拓?fù)?/b>詳細(xì)解析
DDR內(nèi)存控制器的架構(gòu)解析
移相全橋ZVS及ZVZCS拓?fù)?/b>結(jié)構(gòu)分析
EtherCAT通訊協(xié)議詳細(xì)解析
交直流變換器拓?fù)?/b>結(jié)構(gòu)是什么
硅谷云平臺詳細(xì)解析
智多晶DDR Controller介紹
DDR拓?fù)浣Y(jié)構(gòu)的詳細(xì)解析
評論