學(xué)習(xí)FPGA一般推薦從數(shù)電開(kāi)始起，要掌握了解基本的數(shù)字電路的原理和規(guī)律，這個(gè)部分很多專(zhuān)業(yè)有教，市場(chǎng)上也有很多書(shū)籍和視頻學(xué)習(xí)，但是這樣僅僅是具備入門(mén)的門(mén)檻而已。

要開(kāi)始學(xué)習(xí)FPGA還是要從硬件描述語(yǔ)言開(kāi)始起，這個(gè)不同于C語(yǔ)言，硬件描述語(yǔ)言用的比較多的是verilog 它不同于C，需要理解這個(gè)是用來(lái)描述硬件的，而不是執(zhí)行程序。所以，這里需要花一定的時(shí)間來(lái)理清楚代碼和電路之間的關(guān)系。

需要花時(shí)間從代碼仿真開(kāi)始起，這個(gè)時(shí)候還用不上開(kāi)發(fā)板，僅需仿真即可，仿真都不過(guò)，下載到板卡更加不會(huì)通過(guò)，反而浪費(fèi)大量的學(xué)習(xí)時(shí)間。

推薦給大家一個(gè)天花板學(xué)習(xí)的刷題網(wǎng)站：F學(xué)社-全球FPGA技術(shù)提升平臺(tái)

在線(xiàn)刷題，里面竟然有200多道FPGA編程題，從基本的門(mén)電路到組合邏輯，時(shí)序邏輯的都有，可以在線(xiàn)仿真驗(yàn)證設(shè)計(jì)的正確性，并且還可以實(shí)時(shí)轉(zhuǎn)化成電路圖和波形圖，能夠讓初學(xué)者很容易搞清楚verilog 代碼和硬件電路圖之間的聯(lián)系。特別方便。

可以在線(xiàn)編輯的電路圖：

可以在線(xiàn)仿真，實(shí)時(shí)輸出結(jié)果，并且速度還挺快，能夠告知正確與否，并且還能實(shí)時(shí)顯示錯(cuò)誤代碼行。 還有個(gè)答疑的功能，可以在線(xiàn)提問(wèn)，其他網(wǎng)友一起幫忙解答。

實(shí)時(shí)的波形圖顯示，可以放大，縮小，查看波形信號(hào)

不光有眾多題目，還有好多視頻可以跟著一起學(xué)

當(dāng)你把這些題目都刷完了，說(shuō)明你對(duì)語(yǔ)言部分已經(jīng)掌握，下一步就是下載到板卡拉，這個(gè)時(shí)候，你就要考量板卡上的FPGA資源，IO，時(shí)序，等等，跟著視頻慢慢學(xué)習(xí)下去，F(xiàn)PGA設(shè)計(jì)就是如同學(xué)習(xí)開(kāi)車(chē)一樣的一個(gè)技能，需要不停的實(shí)戰(zhàn)才能有更多的學(xué)習(xí)經(jīng)驗(yàn)，光靠看看視頻肯定不行的。

審核編輯 黃宇