近日，賽昉科技憑借RISC-V超大規(guī)?？偩€技術(shù)突破，一舉斬獲CRVA 2023年度“IP先鋒獎”。

隨著RISC-V向數(shù)據(jù)中心等高性能場景邁進(jìn)，“眾核”的要求被提上日程。與傳統(tǒng)架構(gòu)相同，由于內(nèi)存墻（Memory Wall）的限制，RISC-V處理器性能很難隨著核心數(shù)量的提升線性增長。在單核性能達(dá)標(biāo)的前提下，高帶寬、低時延的超大規(guī)模互聯(lián)總線技術(shù)能有效突破“內(nèi)存墻”瓶頸，實現(xiàn)RISC-V處理器各個功能模塊之間的高效通信，從而提升眾核處理器整體性能。

2023年11月，賽昉科技重磅發(fā)布自主研發(fā)的片上一致性互聯(lián)IP——昉·星鏈-700（StarLink-700），填補了RISC-V領(lǐng)域超大規(guī)?？偩€技術(shù)的空白。StarLink-700是國內(nèi)首款Mesh架構(gòu)互聯(lián)總線IP，具有高可擴(kuò)展性、高帶寬、低時延、低功耗、高可靠性的特點。StarLink-700支持最大144個節(jié)點，單節(jié)點可連接設(shè)備數(shù)2-5個，可連接的CPU數(shù)量高達(dá)256個；支持IO設(shè)備Cache一致性，支持Snoop Filter，支持CHI協(xié)議，可實現(xiàn)高效的數(shù)據(jù)交換。

基于StarLink-700和賽昉科技自主研發(fā)的高性能RISC-V CPU IP——昉·天樞-90（Dubhe-90），賽昉科技構(gòu)建高性能、高帶寬、低延遲的RISC-V眾核子系統(tǒng)IP平臺。該平臺還包括：RISC-V Debug Module調(diào)試接口、RISC-V中斷控制器（PLIC、CLINT）、功耗管理、安全性、虛擬化、IO一致性（IO Coherency）和內(nèi)存子系統(tǒng)。該RISC-V眾核子系統(tǒng)IP平臺可廣泛應(yīng)用于服務(wù)器、DPU、計算存儲、網(wǎng)絡(luò)通信、AI等領(lǐng)域。

StarLink-700 RISC-V眾核子系統(tǒng)IP平臺

高性能內(nèi)核和互聯(lián)總線技術(shù)是設(shè)計高性能芯片的關(guān)鍵，通過掌握這些核心技術(shù)，賽昉科技有能力設(shè)計各種高性能場景下的RISC-V芯片，達(dá)到PPA的完美平衡，在RISC-V芯片的商業(yè)化落地進(jìn)程中所向披靡。除了上文提到的眾核方案，在2023 RISC-V中國峰會期間，基于昉·天樞-90（高性能核）、昉·天樞-80（高能效核）、昉·星鏈-500（一致性互聯(lián)總線IP），賽昉科技推出全球首款RISC-V大小核子系統(tǒng)IP平臺（多核方案），能夠根據(jù)需求靈活配置大小核數(shù)量。該方案可被廣泛應(yīng)用于PC、筆記本電腦、移動設(shè)備、瘦客戶機、NAS、工控機及各類行業(yè)終端的主控芯片設(shè)計。

賽昉科技IP產(chǎn)品矩陣

未來，賽昉科技將依托自研CPU Core IP、Interconnect Fabric IP等核心產(chǎn)品和技術(shù)，不斷推出滿足不同應(yīng)用場景的高性能RISC-V芯片系統(tǒng)解決方案，實現(xiàn)RISC-V在高性能應(yīng)用場景的全方位覆蓋, 為客戶創(chuàng)造更多價值。