共讀好書

吳彩峰 王修壘 謝立松

北京中電華大電子設(shè)計(jì)有限責(zé)任公司，射頻識(shí)別芯片檢測(cè)技術(shù)北京市重點(diǎn)實(shí)驗(yàn)室

摘要：

在智能卡三輪測(cè)試中，失效表現(xiàn)為芯片受損，本文基于有限元模型來研究智能 IC 卡（Integrated circuit card）芯片受力分析與強(qiáng)度提升方法，針對(duì)其結(jié)構(gòu)尺寸參數(shù)變化時(shí)對(duì)芯片的機(jī)械強(qiáng)度影響做了相關(guān)有限元仿真，分析芯片的受力情況，從芯片大小、芯片厚度、芯片偏轉(zhuǎn)角度、EMC 層厚度、PVC 厚度、Lead frame 厚度、芯片粘接膠厚七個(gè)因素，對(duì)比了 IC 卡單因素尺寸參數(shù)變化對(duì)芯片應(yīng)力的影響，并依據(jù)正交設(shè)計(jì)表分析 IC 卡的七個(gè)因素的參數(shù)變化時(shí)芯片的受力情況，得到 EMC 層厚度、Lead frame 和PVC 卡片厚度的變化對(duì)芯片承受的最大應(yīng)力影響顯著，且隨著這三個(gè)部件厚度的增加芯片所受最大應(yīng)力減小的結(jié)論，為有效提升 IC 卡芯片的機(jī)械強(qiáng)度提供了方法。

0 引言

《GB/T 17554.3-2006 識(shí)別卡測(cè)試方法第三部分帶觸點(diǎn)的集成電路卡及其相關(guān)接口設(shè)備》標(biāo)準(zhǔn)規(guī)定需要對(duì) IC 卡（Integrated Circuit Card，集成電路卡）的機(jī)械強(qiáng)度進(jìn)行測(cè)試 [1] 。

該標(biāo)準(zhǔn)規(guī)定，芯片面積大于 4mm 2 時(shí)，機(jī)械強(qiáng)度測(cè)試方法為進(jìn)行三輪測(cè)試，而小于 4mm 2 時(shí)的測(cè)試方法為點(diǎn)壓力測(cè)試。IC 卡卡片的實(shí)際生產(chǎn)控制中，無論芯片面積是否小于 4mm 2 ，卡片生產(chǎn)使用相關(guān)環(huán)節(jié)均安排進(jìn)行三輪測(cè)試。

三輪測(cè)試的嚴(yán)重失效一般是在壓力作用下，IC卡中封裝的芯片出現(xiàn)物理損傷。芯片承受的強(qiáng)度與IC 卡的各部件的物理規(guī)格有關(guān)，如芯片的大小、芯片厚度和封裝時(shí)芯片的偏轉(zhuǎn)角度等。在進(jìn)行受力仿真過程中首先找到芯片在三輪測(cè)試過程中受力最大的危險(xiǎn)位置，根據(jù)該位置分析 IC 卡各部件尺寸參數(shù)變化時(shí)芯片受力情況，并分析 IC 卡各部件的單因素尺寸參數(shù)變化對(duì)芯片應(yīng)力的影響。本次仿真分析基于正交試驗(yàn)，共設(shè)計(jì)了 18 組試驗(yàn)。

本次 仿真 通過 ABAQUS 仿 真 軟 件 完 成 ，ABAQUS 是一款有限元分析軟件，具備強(qiáng)大的分析能力和模擬復(fù)雜系統(tǒng)的可靠性。軟件包括豐富的、可模擬任意幾何形狀的單元庫(kù)，并擁有各種類型的材料模型庫(kù)。在復(fù)雜的固體力學(xué)結(jié)構(gòu)力學(xué)系統(tǒng)中，能駕馭非常龐大復(fù)雜的問題和模擬高度非線性問題，本次仿真中涉及到了多部件的靜態(tài)應(yīng)力、位移分析和動(dòng)態(tài)分析，涵蓋了接觸和幾何兩大非線性問題。ABAQUS 仿真軟件可以實(shí)現(xiàn)多部件的快速建模并且求解的收斂性可以得到保障。

1 IC 卡有限元模型

1.1 IC 卡結(jié)構(gòu)

IC 卡由芯片封裝體（行業(yè)中常稱作“模塊”）和PVC 卡片組成，芯片封裝體包括芯片、Lead frame、鍵合線、芯片粘接層、EMC 層（注塑膠，多為環(huán)氧塑封料）等組成，芯片封裝體和 PVC 卡片空腔部分進(jìn)行裝配組成 IC 卡[2] ，IC 卡實(shí)物圖如圖 1 所示、IC 卡結(jié)構(gòu)示意圖見圖 2。

1.2 IC 卡的材料力學(xué)參數(shù)

表 1 為 IC 卡所用到的不同材料的力學(xué)參數(shù)。三輪測(cè)試用的輪子的彈性模量為 210 GPa，泊松比為 0.31。

1.3 IC 卡有限元模型

IC 卡實(shí)際模型較為復(fù)雜，模型各部件存在尺寸跨度大的問題，若按照 IC 卡實(shí)物圖進(jìn)行有限元建模，建模難度大，因此對(duì)模型進(jìn)行了相應(yīng)的簡(jiǎn)化和等效。首先 IC 卡的各部件除了 EMC 層外，其他部件可以看作是薄板，實(shí)際情況中 EMC 層類似水滴型，這種形狀在建模時(shí)難度較大，因此等效為矩形。IC 卡中的鍵合線因直徑只有 25μm 或更細(xì)，建模時(shí)特意進(jìn)行了忽略。最終建立 IC 卡有限元模型如圖 3。

1.4 模型網(wǎng)格劃分及網(wǎng)格收斂性驗(yàn)證

因 IC 卡有限元模型涉及部件較多，有些部件不是主要關(guān)注部件，例如 PVC 卡片遠(yuǎn)離芯片的部分。因此對(duì) PVC 卡片進(jìn)行分區(qū)劃分時(shí)，每個(gè)區(qū)域網(wǎng)格布種數(shù)量不一致。PVC 空腔部分要與 Lead frame和封裝后芯片的膠體層接觸，接觸部分網(wǎng)格布種數(shù)量與 Lead frame 的網(wǎng)格布種數(shù)量一致，以保證在有限元仿真過程中應(yīng)力和位移在接觸面上很好地傳遞，使結(jié)果更加準(zhǔn)確；對(duì)于主要關(guān)注部件——— 芯片，網(wǎng)格布種數(shù)量相應(yīng)加密，芯片粘接層與芯片、Lead frame（含銅基材、環(huán)氧材料、粘接劑）的網(wǎng)格布種數(shù)量一致 [3] 。

對(duì)模型進(jìn)行網(wǎng)格收斂性驗(yàn)證，選出合適的網(wǎng)格數(shù)量進(jìn)行劃分。網(wǎng)格收斂性計(jì)算通過改變芯片、Lead frame 等各個(gè)部件的網(wǎng)格布種數(shù)量，查看芯片應(yīng)力變化，當(dāng)網(wǎng)格數(shù)量和計(jì)算時(shí)長(zhǎng)適中且計(jì)算結(jié)果沒有太大改變時(shí)，該網(wǎng)格數(shù)量即為仿真時(shí)所適用的數(shù)量。表 2 為網(wǎng)格收斂性驗(yàn)證對(duì)比表。

根據(jù)表中數(shù)據(jù)最終選擇的有限元網(wǎng)格模型包括217319 個(gè)單元、283271 個(gè)節(jié)點(diǎn)。圖 4 是有限元模型網(wǎng)格劃分示意圖。

2 基于動(dòng)力學(xué)的三輪測(cè)試仿真結(jié)果分析

2.1 動(dòng)力學(xué)仿真參數(shù)設(shè)置

根據(jù)《GB/T 17554.3-2006 識(shí)別卡測(cè)試方法第三部分帶觸點(diǎn)的集成電路卡及其相關(guān)接口設(shè)備》，三輪測(cè)試 IC 卡機(jī)械強(qiáng)度要求設(shè)置動(dòng)力學(xué)仿真所需參數(shù)，包括 IC 卡插入速度、IC 卡插入初始位置和終止位置的確定等。以下是 IC 卡三輪測(cè)試操作要求：

（1）將帶有芯片的卡片放在機(jī)器測(cè)試滾輪之間，將芯片在三個(gè)鋼制滾輪間循環(huán)滾動(dòng)；

（2）芯片面向上時(shí)，滾動(dòng) 50 次；

（3）芯片面向下時(shí)滾動(dòng) 50 次，循環(huán)頻率均為0.5 Hz；

（4）卡片滾動(dòng)時(shí)芯片上需加一定重量的力，經(jīng)過往復(fù)循環(huán)測(cè)試后驗(yàn)證卡片中的芯片功能是否正常。標(biāo)準(zhǔn)中規(guī)定所加的力是 8 N，實(shí)際測(cè)試時(shí)可以進(jìn)行 8N、12N、15N 等強(qiáng)度的測(cè)試。

圖 5 為 IC 卡插入初始位置和終止位置示意圖。

從圖 5 中可以看出，三個(gè)測(cè)試滾輪的直徑為10mm，測(cè)試過程中滾輪厚度方向中心線與 IC 卡Lead frame 中心線保持一致，IC 卡插入初始位置上側(cè)滾輪垂直方向中心線與 IC 卡一側(cè)邊緣相距0.1mm，最終插入 40mm，由插入距離和三輪測(cè)試循環(huán)頻率可以算出 IC 卡插入速度為 40mm/s，測(cè)試過程中上側(cè)滾輪對(duì) IC 卡施加垂直向下 8N 的力。IC 卡的一端受三輪測(cè)試儀夾持裝置的夾持進(jìn)行插拔測(cè)試，這也是仿真過程中對(duì) IC 卡施加的邊界條件。

2.2 動(dòng)力學(xué)仿真及危險(xiǎn)位置確定

整體仿真思路：將 IC 卡金屬面向上和金屬面向下的測(cè)試過程進(jìn)行動(dòng)力學(xué)仿真，提取 IC 卡和芯片動(dòng)態(tài)應(yīng)力云圖，找到芯片應(yīng)力最大位置，將該位置視為危險(xiǎn)位置，對(duì)危險(xiǎn)位置進(jìn)行重新建模，通過靜力學(xué)仿真對(duì)比不同工況下芯片的受力情況。通過動(dòng)力學(xué)仿真找到的兩組危險(xiǎn)位置如圖 6 和圖 7 所示：

表 3 展示了金屬面向上，IC 卡插入 0.375s 處芯片受力更大，將此位置確定為危險(xiǎn)位置，基于動(dòng)力學(xué)仿真的結(jié)果，對(duì)卡插入 0.375s 時(shí)刻的位置建模，進(jìn)行后續(xù)的多因素仿真分析。

3 基于靜力學(xué)的IC 卡多因素仿真結(jié)果分析

3.1 仿真中考慮的設(shè)計(jì)因素及設(shè)計(jì)水平

考慮多因素對(duì)芯片應(yīng)力的影響時(shí)選用正交設(shè)計(jì)法，原理是根據(jù)正交性從全面試驗(yàn)中挑選出部分有代表性的點(diǎn)進(jìn)行試驗(yàn)，這些有代表性的點(diǎn)具備均勻分散、齊整可比的特點(diǎn)，最后可以用極差分析方法對(duì)結(jié)果進(jìn)行處理，得到各因素的影響主次關(guān)系。

本次正交設(shè)計(jì)考慮的有七個(gè)因素，包括芯片大?。▎挝?mm，記為因素①）、芯片厚度（單位μm，記為因素②）、芯片偏轉(zhuǎn)角度（單位。 ，記為因素③）、芯片粘接膠厚度（單位μm，記為因素④）、EMC 層厚度（單位μm，記為因素⑤）、PVC 厚度（單位μm，記為因素⑥）、Lead frame（常稱作“條帶”，單位 μm，記為因素⑦）等，每個(gè)因素選取三個(gè)水平，每個(gè)水平的取值情況見表 4，各個(gè)取值是結(jié)合實(shí)際產(chǎn)品規(guī)格及生產(chǎn)經(jīng)驗(yàn)獲得。

查詢正交設(shè)計(jì)表格，本次選擇的是一個(gè) 18 次的正交試驗(yàn)。

因智能卡應(yīng)用廣泛，如銀行卡、電信卡、社?？ǖ?，以及各個(gè)企業(yè)對(duì)質(zhì)量管控的差異，實(shí)際確定產(chǎn)品質(zhì)量時(shí)，經(jīng)常進(jìn)行不同工況下的試驗(yàn)。因此我們對(duì)每組試驗(yàn)安排了 3 個(gè)工況下的靜力學(xué)仿真：上側(cè)滾輪施加 8N、12N 和 15N 的工況，累積共進(jìn)行 54 次仿真運(yùn)算。通過后處理提取芯片應(yīng)力云圖，并找到芯片上所受最大應(yīng)力，記錄在表 5 中，并對(duì)結(jié)果進(jìn)行極差分析，以上側(cè)滾輪施加 8N 的力為例進(jìn)行分析，找到各因素的影響主次關(guān)系。

以上側(cè)滾輪施加的不同機(jī)械測(cè)試強(qiáng)度計(jì)算各因素的每一個(gè)測(cè)試強(qiáng)度的應(yīng)力總和 K（每因素的水平1、水平 2、水平 3，分別記為 K1、K2、K3）、計(jì)算各因素不同水平下的每一個(gè)測(cè)試強(qiáng)度平均應(yīng)力 k（每因素的水平 1、水平 2、水平 3，分別記為 k1、k2、k3）、計(jì)算各因素不同水平下的的每一個(gè)測(cè)試強(qiáng)度平均應(yīng)力的極差 R（R= max ｛k1,k2,k3｝-min｛k1,k2,k3｝）。依據(jù)R 值的大小關(guān)系，判斷各因素對(duì)機(jī)械強(qiáng)度的影響程度。判斷規(guī)則為 R 值越大，影響程度越大。K、k、R 計(jì)算結(jié)果如表 6。

對(duì) 8N、12N、15N 分別計(jì)算 R 值，結(jié)果如圖 8所示：

綜合 8N、12N 和 15N 的分析結(jié)果可以看出，EMC層、PVC 卡片和 Lead frame 厚度的變化對(duì)芯片應(yīng)力的影響較大，而芯片粘結(jié)層厚度的變化對(duì)芯片應(yīng)力無較大影響。隨著上側(cè)滾輪施加力的增大，芯片上所受的應(yīng)力也呈增大的趨勢(shì)，但是上側(cè)滾輪施加不同大小的力時(shí)，各個(gè)因素對(duì)芯片所受最大應(yīng)力的影響趨勢(shì)相同，通過 k 查看各因素對(duì)芯片最大應(yīng)力的影響趨勢(shì)，如圖 9 所示，限于篇幅，圖 9 只列出 EMC層、PVC 卡片和 Lead frame 厚度三個(gè)因素的趨勢(shì)。

由圖 9 可以看到，芯片最大應(yīng)力隨 EMC 層、PVC 卡片和 Lead frame 厚度的增加而減小。圖 9 未展示的因素情況為：芯片最大應(yīng)力隨芯片偏轉(zhuǎn)角度的增加先減小后增大，隨芯片大小、芯片粘結(jié)層和芯片厚度的增加而增大。

3.2 芯片有關(guān)因素最大應(yīng)力的影響分析

因?yàn)楫?dāng)前芯片的工藝技術(shù)、芯片的尺寸等更新迭代較快，而智能卡所用的封裝材料幾乎沒有迭代。為了給予實(shí)際生產(chǎn)更多指導(dǎo)意義，特對(duì)芯片的應(yīng)力情況單獨(dú)進(jìn)行了如下幾個(gè)方面的分析。

3.2.1 芯片厚度對(duì)芯片最大應(yīng)力的影響趨勢(shì)分析

之前仿真分析時(shí)變化芯片厚度保持 EMC 層總厚度不變，如圖 10 所示，考慮到 EMC 層和芯片的厚度變化可能存在交互作用，因此采用經(jīng)典層合板理論并做了兩組對(duì)比仿真，即固定 EMC 3 厚度 T 3 和固定 EMC 層總厚度 T 總 ，變化芯片厚度查看芯片所受最大應(yīng)力的變化趨勢(shì)。

固定 EMC 層總厚度（T 總 ）時(shí)，仿真得到了三組芯片不同厚度時(shí)芯片的最大應(yīng)力。

固定膠體上 EMC 3 層總厚度時(shí)，仿真得到了三組芯片不同厚度時(shí)芯片的最大應(yīng)力。

以上數(shù)據(jù)記錄如表 7 所示。

由表 7 可以看到，固定 EMC 層總厚度時(shí)，芯片最大應(yīng)力隨芯片厚度增加而增大，當(dāng)固定 EMC 3 層厚度時(shí)，芯片最大應(yīng)力隨芯片厚度增加而減小。

3.2.2 不同工況下芯片的受力分析

在仿真軟件中，查看不同工況下芯片應(yīng)力云圖，發(fā)現(xiàn)當(dāng)上側(cè)滾輪施加的力增大時(shí)，芯片所受應(yīng)力整體呈現(xiàn)增加趨勢(shì)，但是應(yīng)力分布趨勢(shì)相同，具體受力情況讀者可以參考表 5 進(jìn)行分析。

在仿真軟件中，對(duì)比所有試驗(yàn)組的芯片應(yīng)力云圖，發(fā)現(xiàn)芯片受力較大的面是與 EMC 層接觸的面，且芯片所受最大應(yīng)力處于該面或者該面的邊角處。

3.2.3 不同偏轉(zhuǎn)角度時(shí)芯片的受力分析

選取芯片大小 3mm×2.3mm，在仿真軟件中，對(duì)比不同偏轉(zhuǎn)角度時(shí)芯片的應(yīng)力云圖，發(fā)現(xiàn)芯片所受最大應(yīng)力先減小后增大。芯片旋轉(zhuǎn)到 45。 時(shí)，芯片所受應(yīng)力最小。

3.2.4 芯片不同大小時(shí)芯片應(yīng)力分布情況

選取偏轉(zhuǎn)角度為 0。 ，在仿真軟件中，對(duì)比芯片不同大小時(shí)芯片的應(yīng)力云圖，發(fā)現(xiàn)應(yīng)力在芯片表面的分布情況不受芯片大小的影響。

4 結(jié)論

通過以上分析，可取得以下結(jié)論及 IC 卡集成電路芯片機(jī)械強(qiáng)度提升方法：

（1）EMC 層、Lead frame 和 PVC 卡片厚度的變化對(duì)芯片最大應(yīng)力影響顯著，且隨著這三個(gè)部件厚度的增加芯片所受最大應(yīng)力減小，芯片粘結(jié)層厚度變化對(duì)芯片最大應(yīng)力無較大影響。因此增加 PVC 厚度、EMC 層厚度、Lead frame 的厚度可以提升智能卡機(jī)械強(qiáng)度的表現(xiàn)。特別是 EMC 層厚度，在封裝條件允許的情況下，應(yīng)采取較大的 EMC 層厚度值。

（2）芯片與 EMC 層接觸的面是芯片受力較大的面，且芯片所受最大應(yīng)力在該面或該面的邊角處。推測(cè)對(duì)芯片表面進(jìn)行適當(dāng)?shù)母纳?，也是提升智能卡機(jī)械強(qiáng)度表現(xiàn)的方法。

（3）芯片大小相同時(shí)對(duì)芯片進(jìn)行偏轉(zhuǎn)，芯片所受最大應(yīng)力先減小后增大，且芯片受力較大的區(qū)域與滾輪下壓的區(qū)域一致。因此，芯片封裝時(shí)適當(dāng)旋轉(zhuǎn)角度，例如 45。 ，可以提升智能卡機(jī)械強(qiáng)度的表現(xiàn)。

（4）當(dāng)固定 EMC 總厚度時(shí)變化芯片厚度，隨著芯片越厚芯片最大應(yīng)力越大；當(dāng)固定 EMC 3 厚度時(shí)變化芯片厚度，隨著芯片越厚芯片最大應(yīng)力越小。因此，芯片厚度增加，可以提升智能卡機(jī)械強(qiáng)度的表現(xiàn)，在芯片封裝時(shí)在情況允許下，應(yīng)采取較大的芯片厚度值。

審核編輯 黃宇