華為顯示面板專利公布，聚焦介質(zhì)層、平坦化層、像素界定層及電路設(shè)計
據(jù)天眼查數(shù)據(jù)揭示，華為技術(shù)有限公司于2024年2月20日公布了其關(guān)于“顯示面板、顯示面板制備方式及顯示設(shè)備”的創(chuàng)新專利（專利號CN117580389A）。該專利主要涉及顯示技術(shù)領(lǐng)域。
該專利主要內(nèi)容如下：顯示面板由層間介質(zhì)層、平坦化層和像素界定層有序堆疊而成；在顯示面板非像素區(qū)的第一功能層內(nèi)置入內(nèi)切結(jié)構(gòu)和至少一個電極搭接結(jié)構(gòu)，其中電極搭接結(jié)構(gòu)主要包含輔助電極和施加電極兩部分，施加電極通過內(nèi)切結(jié)構(gòu)與顯示面板的第一陰極層相連；內(nèi)切結(jié)構(gòu)的作用不僅限于隔離第一功能層，更重要的是通過引入輔助電極和施加電極這兩個元素，借助內(nèi)切結(jié)構(gòu)實(shí)現(xiàn)對顯示面板各層的隔離，確保施加電極能與其搭接的輔助電極順利連接，進(jìn)而引導(dǎo)輔助電極與陰極層實(shí)現(xiàn)緊密的表面接觸，從而提高了顯示面板內(nèi)部壓差大的區(qū)域的電能利用率，有效降低了電壓損耗現(xiàn)象的發(fā)生。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
電極
+關(guān)注
關(guān)注
5文章
863瀏覽量
28200 -
顯示面板
+關(guān)注
關(guān)注
4文章
226瀏覽量
25699 -
華為技術(shù)
+關(guān)注
關(guān)注
0文章
40瀏覽量
7411
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
貼片電感代理-疊層電感的實(shí)際應(yīng)用
疊層電感，作為一種基于多層陶瓷或磁性材料制成的電感元件，以其小型化、高頻特性好、品質(zhì)因數(shù)高、散熱性能好及抗干擾能力強(qiáng)等優(yōu)勢，在消費(fèi)電子、工業(yè)自動化及汽車電子等領(lǐng)域得到了廣泛應(yīng)用。以下將詳細(xì)闡述疊
積層多層板的歷史、特點(diǎn)和關(guān)鍵技術(shù)
積層多層板的制作方式是在絕緣基板或傳統(tǒng)板件（雙面板、多層板）表面交替制作絕緣層、導(dǎo)電層及層間連接孔，通過多次疊加形成所需層數(shù)的多層印制板。
PCB疊層設(shè)計避坑指南
？當(dāng)產(chǎn)品工作溫度升高時，PCB是否出現(xiàn)意外故障？這些痛點(diǎn)很可能源自不合理的疊層設(shè)計。當(dāng)我們面對越來越高速的電路設(shè)計，合理的疊層結(jié)構(gòu)已成為項目成敗的關(guān)鍵因素之一。為
PCB疊層設(shè)計避坑指南
突然惡化 ？當(dāng)產(chǎn)品工作溫度升高時，PCB是否出現(xiàn) 意外故障 ？這些痛點(diǎn)很可能源自不合理的疊層設(shè)計。
當(dāng)我們面對越來越高速的電路設(shè)計，合理的疊層結(jié)構(gòu)已成為項目成敗的 關(guān)鍵因素之一 。
為什么PCB疊
發(fā)表于 06-24 20:09
Micro OLED 陽極像素定義層制備方法及白光干涉儀在光刻圖形的測量
? 引言 ? Micro OLED 作為新型顯示技術(shù)，在微型顯示領(lǐng)域極具潛力。其中，陽極像素定義層的制備直接影響器件性能與顯示效果，而光刻圖
芯片制造的關(guān)鍵一環(huán)：介質(zhì)層制備工藝全解析
在芯片這一高度集成化和精密化的電子元件中，介質(zhì)層扮演著至關(guān)重要的角色。它不僅在芯片中提供了必要的電氣隔離，還在多層互連結(jié)構(gòu)中實(shí)現(xiàn)了信號的高效傳輸。隨著芯片技術(shù)的不斷發(fā)展，介質(zhì)
什么是原子層刻蝕
本文介紹了什么是原子層刻蝕（ALE, Atomic Layer Etching）。 1.ALE 的基本原理：逐層精準(zhǔn)刻蝕? 原子層刻蝕（ALE）是一種基于“自限性反應(yīng)”的納米加工技術(shù)，其特點(diǎn)是以單
MultiGABSE-AU物理層PMA子層及PMD子層的相關(guān)機(jī)制
在之前的文章中，我們介紹了IEEE 802.3cz[1]協(xié)議，MultiGABSE-AU物理層中XMII、PCS子層以及兩個可選功能的相關(guān)內(nèi)容，本篇將介紹MultiGABSE-AU物理層PMA子
如何通過OSI七層模型優(yōu)化網(wǎng)絡(luò)性能
七層模型的各個層次，可以顯著提升網(wǎng)絡(luò)性能。以下是通過OSI七層模型優(yōu)化網(wǎng)絡(luò)性能的具體方法： 一、物理層優(yōu)化 物理層是OSI模型的最底層，負(fù)責(zé)定義物理
OSI七層模型的每一層功能
開放系統(tǒng)互聯(lián)（OSI）模型是一個概念性框架，用于標(biāo)準(zhǔn)化網(wǎng)絡(luò)通信過程，以便不同的計算機(jī)系統(tǒng)和網(wǎng)絡(luò)能夠相互通信。OSI模型分為七層，每一層都有其特定的功能和協(xié)議。以下是OSI七層模型的每一
OSI七層模型詳解 OSI七層模型與TCP/IP模型比較
OSI（Open System Interconnect）七層模型是一種將計算機(jī)網(wǎng)絡(luò)通信協(xié)議劃分為七個不同層次的標(biāo)準(zhǔn)化框架，每一層都負(fù)責(zé)不同的功能，從物理連接到應(yīng)用程序的處理。以下是對OSI七
金屬層1工藝的制造流程
金屬層1工藝是指形成第一層金屬互連線，第一層金屬互連線的目的是實(shí)現(xiàn)把不同區(qū)域的接觸孔連起來，以及把不同區(qū)域的通孔1連起來。第一金屬層是大馬士革的銅結(jié)構(gòu)，先在
詳解KiCad中的層
“ ?不同EDA對于PCB中物理層的定義基本相同，比如信號層、絲印、阻焊、助焊等。但對于工藝層（輔助層）的定義會略有不同，比如Altium Designer沒有專門的板框
詳解金屬互連中介質(zhì)層
，確保電子信號在不同組件之間的順利傳輸。金屬互連中介質(zhì)層(Dielectric layer)的作用，是防止不同金屬層間的電子遷移，將不同金屬層相互隔離，避免物質(zhì)之間的擴(kuò)散或滲透等。
金屬層2工藝是什么
金屬層2（M2）工藝與金屬層1工藝類似。金屬層2工藝是指形成第二層金屬互連線，金屬互連線的目的是實(shí)現(xiàn)把第一層金屬或者第三
工商網(wǎng)監(jiān)
評論