臺積電推出更先進封裝平臺，晶體管可增加到1萬億個。

在ISSCC 2024上，臺積電正式公布了其新的先進封裝平臺，該技術(shù)有望將晶體管數(shù)量從目前的1000億提升到1萬億。

臺積電業(yè)務開發(fā)資深副總裁張曉強（Kevin Zhang）在國際固態(tài)電路大會ISSCC 2024 介紹公司最新技術(shù)，并分享未來技術(shù)演進、對于先進制程展望，以及各領(lǐng)域中所需要的最新半導體技術(shù)。

Kevin Zhang指出，隨著ChatGPT、Wi-Fi 7 出現(xiàn)，已經(jīng)需要大量半導體，我們也進入半導體高速成長期。在車用部分，汽車產(chǎn)業(yè)正經(jīng)歷一場革命，許多人說新的汽車將是定義軟件，但他覺得是“硅定義汽車（silicon-defined automotive）”，因為軟件需要在硅上運作，推動未來的自動駕駛能力。

本文整理了Kevin Zhang的演講內(nèi)容。

從高性能計算、AI機器學習到通信，從交通到醫(yī)療保健，凡是目之所及都與半導體相關(guān)。Kevin Zhang最開始從商業(yè)的角度談了半導體。

正如我們今天所見，全球半導體收入大約在五千億美元。業(yè)內(nèi)都認為，到了本十年末，這個數(shù)字將翻一番。但Kevin Zhang在這里加上一個限定詞：隨著人工智能的激增。一萬億數(shù)字并不能反映出Open AI的Sam Altman計劃投資半導體的數(shù)萬億。這個不算最新的預測。AMD的Lisa SU認為，到2028年，僅人工智能市場就能夠達到4000億美元。

Kevin Zhang說到：“沒有人能夠確切的知道人工智能將如何塑造這條增長曲線。只有一件事能夠確定，我們正在進入半導體的加速增長期?！?/p>

如果更深入的了解這個潛在的萬億市場的高點，高性能計算將占據(jù)40%的份額，超過移動設(shè)備成為第一大領(lǐng)域。在幾年前，如果說到與物聯(lián)網(wǎng)結(jié)合，那是不可想象的。因為傳統(tǒng)觀點始終認為，邊緣設(shè)備是用戶消費數(shù)據(jù)的地方，但是到了現(xiàn)在有了AI。

當談到AI，那不可避免的需要談到Chat GPT。自從一年半以前Chat GPT推出以來，我們已經(jīng)看到半導體行業(yè)的格局正在發(fā)生變化。

看圖上陡峭的曲線，這背后其實是對算力的永不滿足。因此，英偉達首席執(zhí)行官黃仁勛曾說到：“Chat GPT是人工智能的iphone 時刻。”我們可以使用不同的方式描述AI，但確定的是，AI需要大量先進的半導體，這個需求數(shù)超越人們的想象。

之后，Kevin Zhang也談到了無線通信。通信在生活中非常的重要，上圖展示了三種通信技術(shù)：蜂窩、WI-FI、藍牙。正如所見，所有高級標準都需要更高的數(shù)據(jù)速率，更先進的信號處理，這將繼續(xù)推動加速采用先進的技術(shù)，例如Wi-Fi 7。臺積電今年也正在著手生產(chǎn)Wi-Fi 7的產(chǎn)品。從一開始，Wi-Fi 7的產(chǎn)品就必須采用7nm技術(shù)才能夠達到功耗性能目標。



在汽車領(lǐng)域，汽車正在經(jīng)歷一場根本性的革命。很多人認為新汽車將是軟件定義汽車，但Kevin Zhang認為更好的術(shù)語是：“硅定義汽車（silicon-defined automotive）”。因為所有的軟件都必須在硅上運行。無論是傳感器、通信、網(wǎng)絡(luò)都在推動最先進的半導體自主的向前發(fā)展技術(shù)。



在談技術(shù)前，Kevin Zhang還花費了時間談到了半導體行業(yè)業(yè)務的創(chuàng)新——純代工業(yè)務的出現(xiàn)，這項創(chuàng)新從根本上改變了半導體行業(yè)的格局。通過從傳統(tǒng)的IDM模式中剔除非常復雜、成本高昂的晶圓制造，讓無晶圓企業(yè)能夠?qū)Ｗa(chǎn)品開發(fā)和創(chuàng)新。與代工廠的合作，共同極大的加速了行業(yè)的創(chuàng)新。

由于代工廠的引入，出現(xiàn)了很多新玩家。快進到2030年，如上圖所見，超過50%的半導體收入由優(yōu)秀的無晶圓公司、系統(tǒng)公司或云公司貢獻。這些都是因為業(yè)務創(chuàng)新、代工廠的出現(xiàn)。

之后，Kevin Zhang開始談到了本次演講的重點：先進技術(shù)。Kevin Zhang認為，晶體管仍然是創(chuàng)新的核心，即硅創(chuàng)新（silicon innovation）。幾十年來，晶體管經(jīng)歷了多次重大的演變。如上圖可見，早期的晶體管創(chuàng)新主要集中在圍繞幾何減少，但現(xiàn)在情況不再如此。最近一代，一切都集中在晶體管架構(gòu)的創(chuàng)新以及新材料的使用上。

比如說，16nm將從平面晶體管轉(zhuǎn)向FinFET晶體管。今天，臺積電在2nm層面即將推出一種全新的晶體管：Nanosheet?？梢詷O大的改善設(shè)備的漏電，提高傳導能力，并且在更低的電壓下更好的工作。這對于高性能計算來說非常重要。

圖案化技術(shù)方面，7納米中，EUV的引入為我們鋪平了道路，推動幾何縮放向前發(fā)展。很多人會問：下一步是什么？Kevin Zhang表示，下一步需要利用Nanosheet，經(jīng)過幾代人的努力獲得最佳值，即這個新晶體管的極限。與此同時，臺積電也在忙于制造全新的晶體管架構(gòu)：CFET。本質(zhì)上，是通過將N-transistor、NMOS和PMOS堆疊在一起，可以將密度大大提高近兩倍。

在材料方面，臺積電也致力于新材料，例如一種低維材料，通過使用這種新材料，我們可以實現(xiàn)更加節(jié)能的目標，遠超當今的器件或者晶體管。

進一步了解CFET可以帶來的好處，如上圖可見，CFET（互補式場效晶體管CFET）是將nMOS和pMOS 垂直堆疊，可大幅改善零組件電流，使晶體管密度提升1.5~2 倍。

這項技術(shù)將硅（Si）和鍺（Ge）等不同材料從上下方堆疊，使p型和n型的場效晶體管更靠近。通過這種疊加方式，CFET 消除n to p 分開的瓶頸，將運作單元活動區(qū)域（cell active area）面積減少2 倍。

Kevin Zhang展示了一張圖片，指出這并不是僅僅在PPT上的想法。從上圖可以看到，這是臺積電實驗室制造的真正集成設(shè)備，還有晶體管IV優(yōu)美的曲線。就推動創(chuàng)新而言，這是晶體管架構(gòu)的一個重要里程碑。

隨著晶體管尺寸的縮小，繼續(xù)縮小晶體管的幾何形狀變得越來越困難，成本也越來越高。設(shè)計師和工程師必須共同努力才能夠?qū)崿F(xiàn)產(chǎn)品層面效益的最佳縮放。因此，臺積電經(jīng)常將其成為設(shè)計技術(shù)聯(lián)合組織，或DTCO。

上圖展示了一個基于FinFET技術(shù)的數(shù)學圖書館設(shè)計示例。通過使用D-POP技術(shù)，減少每個部分的鰭片數(shù)量，可以在減小幾何尺寸的同時降低功耗。但是當每個設(shè)備達到兩個鰭片式，設(shè)計人員會面臨困境。

通過DTCO，臺積電的設(shè)計和技術(shù)團隊共同努力，創(chuàng)新的提出了FinFlex的新想法。本質(zhì)上，允許設(shè)計人員混合和匹配單鰭器件、雙鰭器件或者雙鰭器件和三鰭器件，因此我們可以同時實現(xiàn)最佳的性能、密度和功耗。

另一個很好的例子是SRAM位單元。上圖展示了SRAM從130nm一直到今天的3nm，實現(xiàn)了超過100倍的密度提升，這種規(guī)?；瘜嶋H上是流程創(chuàng)新和協(xié)作結(jié)合的成果，采用更先進的設(shè)計技術(shù)。

說到SRAM，就不得不談到最低工作電壓，或者說Vmin。在過去很長時間，為了降低電壓，必須采用更大的存儲單元。通過應用創(chuàng)新的設(shè)計技術(shù)，我們可以實現(xiàn)超過300毫伏的Vmin改善，這對于低功耗運行非常重要。

技術(shù)擴展的本質(zhì)是為了節(jié)能計算。整個半導體行業(yè)走了很長一段路。上圖展示十年多的規(guī)模，臺積電實現(xiàn)了超過80倍的能源效率。

關(guān)于HPC和AI方面，如果看看今天所有的人工智能加速器，無論是GPU還是TPU或者是定制的ASIC，這些本質(zhì)上是具有某種特定的集成方案?；旧?，使用CowoS技術(shù)帶來的先進芯片。如今主要是5nm技術(shù)和HBM在一起，Kevin Zhang認為這還遠遠不夠。

展望未來，這個平臺需要大幅提升以滿足高性能計算的需求。因此，這種配置的核心實際上是更高密度、低能耗的計算。需要去棧才能達到計算密度，需要多個最先進的芯片垂直堆疊在一起，以提供所需的計算密度。并且還需要大量的內(nèi)存，因此需要加入更多的HBM。這就是為什么，硅中介層和CoWoS必須進一步擴展。

這仍然不夠，電力傳輸是一個問題，因此需要集成穩(wěn)壓器才能解決電力輸送的挑戰(zhàn)。I/O和帶寬互聯(lián)密度也是一個問題，因此需要將硅光子學引入封裝中，這就是未來的發(fā)展方向。

談一談3D堆疊，上圖展示了互連密度。我們進行堆疊的原因是為了實現(xiàn)芯片到芯片之間的高密度互連。圖中的曲線頂部曲線是SoC，本質(zhì)上是單片互連。底部曲線是常規(guī)封裝能夠達到的密度。中間部分是CoWoS封裝。

談到3D 堆疊，Kevin Zhang展示一張圖，并表示為達到更高的互連密度（Interconnect Density），即Chip To Chip 連結(jié)，透過3D 堆疊可以使接合的Pitch 一路縮小到幾微米，實現(xiàn)單晶（Monolithic）的互連密度，“所以3D堆疊才是未來”。

談到硅光子/共封裝光學（CPO）方面，Kevin Zhang指出，電子擅長運算，但光子在信號或通信時比較好。他以50T交換機舉例，如果全都用電子并采用銅線材質(zhì)的系統(tǒng)，會燒掉2,400 W。

目前解決方案是采用插拔式模組（Pluggable），可省下40% 功耗（> 1500W），但隨著未來需要更高速信號、更大頻寬，這遠遠不夠，因此需要把硅光子技術(shù)把光子能力帶進來。使用共封裝光學的先進封裝技術(shù)來正確實現(xiàn)光子功能。

在圖示中，需要用先進堆疊技術(shù)，把光子芯片和電子芯片堆疊，可使功耗可再降低50%，約5 皮焦耳（picojoules per bit），使功耗約在850W。

如今，使用最先進的晶體管技術(shù)，我們可以將大約1000億個晶體管封裝在同一個芯片中，但這還不足以解決未來的AI機器學習應用。必須利用先進的3D封裝技術(shù)，才能夠?qū)⒕w管的數(shù)量真正增加到一萬億個，以滿足計算需求。

談到蜂窩射頻方面，他提到，當從4G向5G過渡時，為了將數(shù)據(jù)速率提高十倍，需要結(jié)合更多的數(shù)字電路，比如先進的ADC、先進的信號處理能力。在這樣做時，射頻設(shè)計、射頻收發(fā)器設(shè)計都可從28nm發(fā)展到16nm中收益。

如果展望未來，比如6G，就需要覆蓋更廣泛的頻率范圍，與FR3一樣需要提高數(shù)據(jù)速率。這就需要更先進的半導體，因此未來收發(fā)器的設(shè)計，如果使用7nm、5nm不必感到太過驚訝。

談到汽車方面，從根本上看，最新的汽車技術(shù)需要大量運算能力，但功耗正成為問題，尤其是由電池供電的汽車。

Kevin Zhang認為，車用半導體技術(shù)在導入上一直落后消費性或HPC 幾個世代，是因為非常需要嚴格的安全性要求，汽車應用的DPPM（缺陷率）必須接近零，也因此晶圓廠、半導體制造和汽車設(shè)計人員必須更密切地合作，以加快這個速度。

臺積電正在預先應用自動設(shè)計規(guī)則降低缺陷密度，Kevin Zhang承諾到：“在不久之后，你們會看到3nm導入汽車?！?/p>

談到MCU方面，MCU在汽車轉(zhuǎn)型為區(qū)域架構(gòu)后變更重要，也需要先進半導體技術(shù)給MCU 提供運算能力。傳統(tǒng)MCU 大都采用浮動閘極（floating gate）為基礎(chǔ)的技術(shù)，但浮動閘極技術(shù)在28 nm以下就卡關(guān)，所幸業(yè)界已經(jīng)投資新內(nèi)存技術(shù)，包括新的非揮發(fā)性存儲器如磁性隨機存取存儲器（MRAM）或電阻式存儲器（RRAM）。

也因此，從MCU 轉(zhuǎn)移到MRAM、RRAM為基礎(chǔ)的技術(shù)，有助于推動技術(shù)持續(xù)微縮，從28 nm縮小到16 nm、甚至是7 nm。

傳感器和顯示器方面，傳感器技術(shù)從最簡單的2D 設(shè)計、單層設(shè)計，到現(xiàn)在3D 晶圓堆疊的智能系統(tǒng)，基本上將信號處理層疊在傳感層上。Kevin Zhang也表示：“我們技術(shù)已經(jīng)開始投資、研究多層設(shè)計的技術(shù)?！?/p>

??

進行三層或多層設(shè)計能追求畫素最佳化，繼續(xù)推動畫素尺寸縮小同時兼顧解析度需求，也能同時達到最佳傳感能力；另一個例子是AR、VR，透過將不同層的存儲器分開，再堆疊到其他邏輯芯片，可有效縮小尺寸，同時維持高效能需求。

最后Kevin Zhang分享自己的故事，他表示7 年前離開當時最大的半導體公司，去了中國臺灣。他離開的時候心想，他的半導體黃金時代已經(jīng)過去了，去亞洲是要迎接職涯的日落時刻，但時間快轉(zhuǎn)7 年后，他表示：“我沒看到日落，而是明亮的日出。隨著AI 出現(xiàn)，半導體將驅(qū)動許多新應用，觸及人類生活每一個面向，并改變?nèi)祟悮v史的軌跡，所以我看到明亮、黃金的全新時刻，我們最好的日子還在前頭，讓我們一起努力使其成真。”

審核編輯：劉清