chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電路設(shè)計中如何減少ESD?

莊媛媛 ? 來源:jf_41481811 ? 作者:jf_41481811 ? 2024-03-23 16:49 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

今天給大家分享的是:在電路設(shè)計PCB設(shè)計如何防止ESD損壞設(shè)備。

在電子行業(yè)中,保護設(shè)備免受ESD損壞是必須要注意的。靜電放電(ESD)是一種非常高的電壓尖峰,很容易損壞集成電路和低功率半導體等小信號元件。

常見的ESD是由人體接觸電子設(shè)備引起的,電荷在人體內(nèi)累積,然后當身體接觸到設(shè)備時,電荷就會放電,并伴隨著非常高的電壓尖峰。

下面介紹在PCB設(shè)計中如何減少ESD損害:

一、使用鉗位二極管

鉗位二極管最常用于集成電路中,以保護器件免受ESD的損壞。微控制器、數(shù)字信號控制器處理器都具有內(nèi)部的ESD鉗位二極管。但是在低成本控制器內(nèi)部有時候會沒有鉗位二極管,這個時候就需要靠近在外部添加一個鉗位二極管。下圖是IC固有的ESD鉗位二極管。

wKgZomX-l2uAMCG2AAAt5NKl5L483.webp


IC固有的ESD鉗位二極管

正常工作時,假設(shè)引腳1的電壓預(yù)計在0-3.3V之間,D1和D2不會干擾。假設(shè)高電平為3.3V,則D1反偏不導通,另一方面D2也是不導通的,因為陰極連接到VCC,引腳的高電平等于VCC。當引腳1中的電壓為0時,D2反向偏置,D1無偏置。

當存在由ESD引起的高壓尖峰時,二極管會導通。例如:尖峰非常高,D2將正向偏置,尖峰將轉(zhuǎn)移到VCC,從而保護IC的內(nèi)部組件。當存在非常高的負尖峰時,D1將傳導并將尖峰轉(zhuǎn)移到地面。

這里必須要了解清楚你使用的IC是否具有保護。如果沒有的話,就在外部添加鉗位二極管。如下圖所示:

wKgaomX-l2uAVhXiAAAogNueVE809.webp


在外部添加鉗位二極管

如果打算在IC的所有引腳中都添加鉗位二極管的話,那是肯定不行,而且成本也會很高。通常來說,在產(chǎn)品制造并放入外殼后,IC將不能再用,鉗位二極管需要實現(xiàn)的特性引腳比較少。當然鉗位二極管你可以用硅二極管或者肖特基二極管。

下面是通常需要鉗位二極管保護的最常見的引腳:

1、編程引腳

通常來說,編程引腳是供工程師使用的。有些產(chǎn)品需要在現(xiàn)場重新編程,編程引腳上發(fā)生ESD的可能性比較高。

在編程引腳上添加鉗位二極管的另一個原因是因為合規(guī)性,如果你是要銷售自己的產(chǎn)品,那就必須要遵守ESD標準。在ESD測試中,裸露的引腳是特意注入電壓尖峰,產(chǎn)品不能夠損壞。

2、重置引腳

一般來說,不會希望產(chǎn)品在沒有什么理由的情況下重置或者重啟,這個時候復位引腳可從外部訪問,當ESD發(fā)生時,設(shè)備可能會重啟啟動或者永久損壞。在浪涌等其他合規(guī)性測試期間,復位引腳可能會受到干擾,設(shè)備將重新啟動,這樣的情況不希望發(fā)生的。(雖然這不是ESD情況,但是由于浪涌電壓尖峰的電平非常高,也相當于模擬了ESD)

3、用于檢測線路電壓或者更高直流電壓的IC引腳

這些引腳實際上,從外部是沒有辦法訪問的,ESD在這些引腳上的可能性很小,然后再浪涌測試或者實際浪涌期間,這些引腳可能會遇到更高的尖峰電壓,而這些尖峰本質(zhì)上就像ESD。根據(jù)經(jīng)驗松開尖峰,就會容易損壞ESD。

二、使用瞬態(tài)電壓抑制器

瞬態(tài)電壓抑制器是快速作用的鉗位二極管,不是普通的PN二極管,例如上面的鉗位二極管。

TVS在作用和功能方面和鉗位二極管差不多。一旦達到其擊穿電壓,器件就會鉗位,否則為開路。

下圖顯示了常見的TVS符號,圖A、B為雙向TVS,C為單向TVS。雙向TVS可以阻止ESD正向或負向尖峰。另一方面,單向的只能抑制一個定向尖峰。

wKgZomX-l2uAdxttAAAc4NDhc8052.webp


常見的TVS符號

下面3個圖是使用TVS保護特定引腳免受ESD影響的示例連接。

1、安裝在IC引腳的單向TVS

在電路正常工作時,TVS不導通。但存在正尖峰時,設(shè)備將鉗位,當存在負尖峰時,設(shè)備將正向偏置并將尖峰轉(zhuǎn)移到地面。

wKgaomX-l2yALNOXAAAc2tWXRVY04.webp


安裝在IC引腳的單向TVS

2、雙向TVS

在正常工作下,TVS不會產(chǎn)生干擾。在正電壓尖峰或負電壓尖峰期間,TVS將鉗位并保護IC。

wKgZomX-l2yAf0sBAAAeTAGRi5467.webp


雙向TVS

3、雙向 TVS

在正常工作下,TVS 不會產(chǎn)生干擾。在正電壓尖峰或負電壓尖峰期間,TVS將鉗位并保護 IC。

wKgaomX-l22AdtXEAAAdln3L0x805.webp


雙向 TVS


三、使用齊納二極管

使用齊納二極管作為ESD保護與單向TVS原理相同,齊納二極管的缺點是不如TVS快,并且考慮到TVS相同的尺寸,只能處理較小的能量,需要更大的齊納二極管來承受能量,但是會占用PCB的空間,成本也會更高。

四、使用高頻電容

汽車電路設(shè)計中,假定人體具有300PF的等效電容。該電容可以存儲高達8KV的電位,當人接觸任何東西時,體內(nèi)的電荷就會放電。如果是小型電子設(shè)備,就會損壞。

下面的設(shè)置顯示了安裝在IC引腳中的電容如何受到ESD保護,當人體接觸到該引腳時,人體的電容與電容ESD形成并聯(lián)。正因為如此,人體內(nèi)的8KV電位才會被抑制。

在電荷守恒中,最終電荷等于初始電荷,所以將人體視為初始電荷

wKgZomX-l22AdyYAAAAL0vtS_bs11.webp



當人體接觸帶有ESD的引腳時,發(fā)生充電。然后:

wKgaomX-l26ALCZOAAAJkPRdPm093.webp



根據(jù)電荷守恒:Qinitial=Qfinal。Cfinal是CESD和人體電容的并聯(lián)組合。Ufinal 是電容器將承受的實際電壓。然后:

wKgZomX-l26AOrbGAAA7Xv72FnQ84.webp



如上所述,VHumanBody為 8kV,CHumanBody為 330pF。假設(shè)我們將選擇 33nF CESD,那么最終電壓將為:

wKgaomX-l2-Aa7imAAAn8MBAsgk82.webp



因此,在引腳上安裝33nfESD保護電容后,引腳所承受的電壓僅為79.2V,而不是8KV,而電容的額定電壓必須高于此值,如果要進一步降低電壓水平,只需要增加ESD電容即可。但是進一步增加電容也會增加PCB的尺寸。

以上就是4種防止ESD損壞設(shè)備的方法。你可以讓任意選擇,這4種方法在應(yīng)用程序中有優(yōu)點也有缺點,可以在實際測試中驗證是否真的有效。

PCB設(shè)計可以減少不必要的故障排除和返工成本,下面是在PCB設(shè)計中如何防止ESD的措施。

五、減少電路回路面積

電流被感應(yīng)到閉合且具有變化的磁通量的電路回路中,電流的幅值與回路的面積成正比。也就是說,回路的面積必須減少,因為回路越大,磁通量越大。

wKgaomX-l3SATrBHAAA48JZPDpc11.webp


減少電路回路面積

電流被感應(yīng)到閉合且具有變化的磁通量的電路回路中,電流的幅值應(yīng)與回路的面積成正比,也就是說,回路的面積必須減少,因為回路越大,磁通量越大,在電路中感應(yīng)出的電流越強。

最常見的回路上圖所示,由電源和地之間的環(huán)路面積,還降低了ESD脈沖產(chǎn)生的高頻EMI電磁場。如果不能使用多層電路板,則電源和地線必須如下圖所示連接到一個網(wǎng)格上。

wKgaomX-l3yAZUumAAAt3mK12qs07.webp


電源和地線連接到一個網(wǎng)格

并網(wǎng)連接可以起到電源和地層的作用,各層印刷線路均與過孔相連,過孔之間的連接間距在每個方向上應(yīng)在6cm以內(nèi)。另外在布線時,電源和接地印制線盡量靠近也可以減少環(huán)路面積,如下所示:

wKgZomX-l3yAALJJAAAjPGIS7cY40.webp


電源和接地印制線盡量靠近也可以減少環(huán)路面積

減少環(huán)路面積和感應(yīng)電流的另與一種方法是減少互連設(shè)備之間的平行路徑,如下所示:

wKgaomX-l3yAVGQFAAAnwAPGC1899.webp


減少互連設(shè)備之間的平行路徑

當必須使用超過30cm的信號連接線時,可以使用保護線,如下圖所示:

wKgZomX-l32ATjM2AAAMSu_HsAA66.webp


使用保護線

更好的一個方法時,在保護線或者接地層13mm以內(nèi)的信號線附近布設(shè)接地信號線,每個傳感器或者電源線的長信號線(>30cm)與接地線。

wKgaomX-l32AVQhCAAA0ZFBXtTQ34.webp


在保護線或者接地層13mm以內(nèi)的信號線附近布設(shè)接地信號線

六、線的長度

長信號線也可以成為接收ESD脈沖能量的天線,使用較短的信號線會降低信號線作為天線接收ESD電磁場的效率,互連相鄰位置的設(shè)備以減少互連印刷線的長度。

七、減少電荷注入

ESD直接放電到接地層可能會破壞敏感電路。因此,在使用瞬態(tài)二極管時,最好在易損元件的電源和地之間防止一個或者多個高頻旁路電容。旁路電容減少電荷注入并保持源極和接地端口之間的電壓差。TVS分流感應(yīng)電流,保持TVS鉗位間的電壓差。TVS和電容應(yīng)盡可能靠近被保護的IC放置,以確保從TVS到地的路徑最短以及定然的長度,以減少寄生電容效應(yīng)。

wKgZomX-l36AFWhxAAAWujgmioU61.webp


減少電荷注入

連接到必須安裝到PCB上的銅層,理想情況下,銅層必須與PCB接觸層隔離,并通過短導線連接到焊盤。

八、其他的措施

1、避免時鐘、復位信號等重要信號線在PCB邊緣;
2、將PCB不用的部分設(shè)置為地平面;
3、主機殼地線距離信號線至少4mm;
4、保持主殼地線的長寬比小于5:1,減少電感效應(yīng);
5、使用 TVS 二極管保護所有外部連接。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • ESD
    ESD
    +關(guān)注

    關(guān)注

    50

    文章

    2372

    瀏覽量

    178770
  • 電路設(shè)計
    +關(guān)注

    關(guān)注

    6731

    文章

    2574

    瀏覽量

    217873
  • PCB設(shè)計
    +關(guān)注

    關(guān)注

    396

    文章

    4906

    瀏覽量

    93974
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    揚杰科技分享如何通過硬件電路優(yōu)化降低ESD干擾

    ? ? ? 在電子電路系統(tǒng)設(shè)計,工程師處理ESD有時候總覺得沒有頭緒,主要原因是ESD測試難以量化,每次測試的結(jié)果也會存在差異,所以憑感覺處理起來很‘玄學’。 簡單說起來就是
    的頭像 發(fā)表于 08-25 14:16 ?6211次閱讀
    揚杰科技分享如何通過硬件<b class='flag-5'>電路</b>優(yōu)化降低<b class='flag-5'>ESD</b>干擾

    PMOS電路設(shè)計分析

    今天分享一個PMOS的電路設(shè)計,詳細了解下各個元器件在電路起到的作用。
    的頭像 發(fā)表于 07-21 16:15 ?2861次閱讀
    PMOS<b class='flag-5'>電路設(shè)計</b>分析

    IGBT驅(qū)動與保護電路設(shè)計及 應(yīng)用電路實例

    從事IGBT應(yīng)用電路設(shè)計的工程技術(shù)人員在實際設(shè)計工作參考。 全書共分為6章,在概述了IGBT的發(fā)展歷程與發(fā)展趨勢的基礎(chǔ)上,講解了IGBT的結(jié)構(gòu)和工作特性、IGBT模塊化技術(shù)、IGBT驅(qū)動電路設(shè)計
    發(fā)表于 07-14 17:32

    【干貨】ESD如何選型

    及靜電防護等的學科。因此,國際上習慣將用于靜 電防護的器材統(tǒng)稱為 ESD,中文名稱為靜電阻抗器。 通常,電路通常采用 TVS(Transient Voltage Suppressor)二極管,又稱為瞬態(tài)
    發(fā)表于 05-29 15:01

    半導體芯片的ESD靜電防護:原理、測試方法與保護電路設(shè)計

    半導體芯片易受大電流與高電壓現(xiàn)象影響。為實現(xiàn)元件級保護,我們采用片上ESD保護電路來提供安全的靜電放電電流泄放路徑。靜電放電(ESD)是電子設(shè)備面臨的常見威脅。當ESD事件發(fā)生時,一定
    的頭像 發(fā)表于 05-13 11:21 ?2661次閱讀
    半導體芯片的<b class='flag-5'>ESD</b>靜電防護:原理、測試方法與保護<b class='flag-5'>電路設(shè)計</b>

    模擬示波器在電路設(shè)計與調(diào)試的應(yīng)用

    模擬示波器在電路設(shè)計與調(diào)試的應(yīng)用主要體現(xiàn)在以下幾個方面:一、電路設(shè)計階段 信號驗證: 在電路設(shè)計階段,設(shè)計師可以通過模擬示波器觀測電路
    發(fā)表于 03-31 14:07

    跟著華為學硬件電路設(shè)計,華為全套硬件電路設(shè)計學習資料都在這里了!

    硬件設(shè)計,三分經(jīng)驗,七分勤奮,要想要搞硬件設(shè)計,不能閉門造車,需要站在巨人的肩膀上才行,要想做好一名硬件工程師,就需學習大牛工程師的電路設(shè)計經(jīng)驗,因為這些經(jīng)驗都是從無數(shù)的失敗開發(fā)經(jīng)歷獲得的,成功
    發(fā)表于 03-25 13:59

    淺談集成電路設(shè)計的標準單元

    本文介紹了集成電路設(shè)計Standard Cell(標準單元)的概念、作用、優(yōu)勢和設(shè)計方法等。
    的頭像 發(fā)表于 03-12 15:19 ?1448次閱讀

    集成電路設(shè)計靜態(tài)時序分析介紹

    本文介紹了集成電路設(shè)計靜態(tài)時序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其優(yōu)勢和局限性。 ? 靜態(tài)時序分析(Static Timing
    的頭像 發(fā)表于 02-19 09:46 ?1279次閱讀

    數(shù)字電路設(shè)計:前端與后端的差異解析

    本文介紹了數(shù)字電路設(shè)計“前端”和“后端”的區(qū)別。 數(shù)字電路設(shè)計“前端”和“后端”整個過程可類比蓋一棟大樓:前端好比建筑師在圖紙上進行功能和布局的抽象設(shè)計,后端則是工程隊把圖紙變成實
    的頭像 發(fā)表于 02-12 10:09 ?1308次閱讀

    模擬電路設(shè)計的注意事項

    在現(xiàn)代電子技術(shù),模擬電路設(shè)計扮演著至關(guān)重要的角色。無論是在通信、音頻處理還是傳感器應(yīng)用,模擬電路都是不可或缺的。然而,模擬電路設(shè)計也面臨
    的頭像 發(fā)表于 01-24 09:28 ?1021次閱讀

    電子工程師的電路設(shè)計經(jīng)驗分享

    本文分享了電子工程師在電路設(shè)計方面的豐富經(jīng)驗,包括項目開發(fā)步驟、電路設(shè)計核心思想、元器件選擇與優(yōu)化等內(nèi)容,旨在幫助初學者快速提升電路設(shè)計能力。
    的頭像 發(fā)表于 01-21 15:13 ?1192次閱讀

    OTL電路設(shè)計的常見誤區(qū)

    在功率放大器的設(shè)計,OTL電路因其簡單性和成本效益而受到青睞。然而,這種電路設(shè)計也存在一些常見的誤區(qū),這些誤區(qū)可能會影響放大器的性能和可靠性。 一、對OTL電路原理的誤解 誤區(qū)1:O
    的頭像 發(fā)表于 01-16 09:39 ?769次閱讀

    如何減少BJT電路的噪聲

    在BJT(雙極型三極管)電路,噪聲是一個重要的考慮因素。為了減少BJT電路的噪聲,可以從以下幾個方面入手: 一、理解噪聲來源 BJT
    的頭像 發(fā)表于 12-31 16:41 ?2201次閱讀

    射頻電路設(shè)計的基本原則 射頻信號干擾的解決方法

    在特定頻率下工作。 阻抗匹配 :為了最大限度地減少信號反射和功率損耗,射頻電路的各個部分需要實現(xiàn)阻抗匹配。 信號完整性 :在高頻下,信號的完整性變得尤為重要。設(shè)計時需要考慮傳輸線的特性阻抗、長度和布局,以
    的頭像 發(fā)表于 12-03 09:59 ?2974次閱讀